как обычно на ARM-платформах обеспечивается непрерывное представление 16 битной памяти подключенной к 32 разрядной шине?

что подразумевается под 16 битной памятью? 16 битная шина данных и минимально адресуемый размер 16 бит? ARM вообще как бы по 32 бита только адресовать может.

ну можно в принципе через промежуточные схемы подключать, с регистрами-защёлками и т.д

Вообще о каком типе памяти идёт речь, SRAM или DRAM?

линии адреса параллельны, линии данных половина на одну банку, половина на другую.

что подразумевается под 16 битной памятью? 16 битная шина данных и минимально адресуемый размер 16 бит?

16-ти битная шина данных.

ARM вообще как бы по 32 бита только адресовать может.

ARM может использовать две соседние ячейки как одну 32-х битную. я пытаюсь выяснить кто отвечает за это преобразование

Вообще о каком типе памяти идёт речь, SRAM или DRAM?

SRAM

Речь идет о одной банке, тоесть половина линий данных - на подтяжках

ARM может использовать две соседние ячейки как одну 32-х битную. я пытаюсь выяснить кто отвечает за это преобразование

прям таки любой ARM или конкретный кристалл от какого-то производителя? Собственно, даже если эта фича не запилена в кристалле, её можно реализовать во внешней обвязке, чтоб на каждый строб чтения/записи схема выдавала два импульса микросхеме памяти с выставлением одного бита на шине адреса микросхемы и сохранением первых 16 бит в регистре-защёлке

тоесть половина линий данных - на подтяжках

т.е. 16 бит шины данных процессора подключены к земле или питанию? Тогда возможно схема рассчитана на хранение только данных во внешней микросхеме, программист должен помнить, что код писать туда нельзя и старшие 16 бит, прочитанные из этого участка адресного пространства всегда выставлены в 0 или 1

прям таки любой ARM или конкретный кристалл от какого-то производителя?

ну общая картина мне не ясна, но кажется все чипы имени TI и Atmel кажется это умеют

В моей железке контроллер умеет и 16 бит и 32. Конфигурится на этапе инита из флеша.

А когда одна банка, то при инициализации DRAM контроллера выставляется ширина шины

Внешняя память подключается к контроллеру внешней памяти, этот контроллер должен поддерживать конкретный тип памяти он за все отвечает, сама памяь отображается в адресном пространстве процессора как непрерывный массив. Инициализируется он загрузчиком - там выставляются параметры - количество банков, row, col, latency. На х86 то же самое - только там на DIMM установлены микросхемы eeprom где прошиты параметры микросхем памяти и калибровочные коэффициенты учитывающие топологию DIMM, по ним код начальной загрузки настраивает контроллер внешней памяти.