История изменений
Исправление torvn77, (текущая версия) :
Как ты предлагаешь снижать разрядность с 24 бит до 10 бит?
Резистивный ЦАП работает на частоте большей максимальной частоты сигнала Fmax, а итегратор интегрирует по периоду равному или большему, чем 1/Fmin.
(Я ведь не случайно оговорил то, что перед резистивным ЦАП стоит вычислительный блок и что интегратор АКТИВНЫЙ)
Исправление torvn77, :
Как ты предлагаешь снижать разрядность с 24 бит до 10 бит?
Резистивный ЦАП работает на частоте большей максимальной частоты сигнала Fmax, а итегратор интегрирует по периоду равному или большему, чем 1/Fmin.
(Я ведь не случайно оговорил то, что перед резистивным ЦАП стоит вычислительный блок и что интегратор АКТИВНЫЙ(не уверен что это правильно).)
Исправление torvn77, :
Как ты предлагаешь снижать разрядность с 24 бит до 10 бит?
Резистивный ЦАП работает на частоте большей максимальной частоты сигнала Fmax, а итегратор интегрирует по периоду равному или большему, чем 1/Fmin.
(Я ведь не случайно оговорил то, что перед резистивным ЦАП стоит вычислительный блок и что интегратор АКТИВНЫЙ.)
Исправление torvn77, :
Как ты предлагаешь снижать разрядность с 24 бит до 10 бит?
Резистивный ЦАП работает на частоте большей максимальной частоты сигнала Fmax, а итегратор интегрирует по периоду равному или большему, чем 1/Fmin.
(Я ведь не случайно оговорил то, что перед резистивным ЦАП стоит вычислительный блок.)
Исходная версия torvn77, :
Резистивный ЦАП работает на частоте большей максимальной частоты сигнала Fmax, а итегратор интегрирует по периоду равному или большему, чем 1/Fmin.
(Я ведь не случайно оговорил то, что перед резистивным ЦАП стоит вычислительный блок.)