История изменений

Кастую знающих схемотехнику в тред. Возьмем комбинационную схему, которая выполняет действие за 10 нс (100 МГц). Если это возможно, разделим действие на 2 или 3 стадии и получим тактовую частоту 300 МГц. Суммарное время выполнения останется 9-11 нс

Если это имеет смысл, если это удобно, конечно стоит бороться за тактовую частоту. Но из моего примера, сказать что 300 МГц лучше чем 100 МГц это глупость полная, надеюсь никто это не подразумевал

Хорошее уточнение - при прочих равных. Но если цикл длится дольше просто потому что неудобно делить его для более высокой тактовой - никакого недостатка тут нет

К тому же, не стоит забывать про разные методики разводки и верификации топологии микросхем. Это причина потери тактовой частоты, не являющаяся недостатком архитектуры чипа, и скорее топология Эльбруса пока что делается НЕ таким путем, которую я предполагаю что Intel для его объемов позволить таки может

Мне кажется, в Эльбрус кидаются какахами потому что какие то сведения от критиканов могли ускользнуть, но я не осуждаю их

Те кто работают с FPGA не дадут мне соврать, что там даже 100 МГц может дать больше производительность, чем Core i7 частотой 4 ГГц

Кастую знающих схемотехнику в тред. Возьмем комбинационную схему, которая выполняет действие за 10 нс (100 МГц). Если это возможно, разделим действие на 2 или 3 стадии и получим тактовую частоту 300 МГц. Суммарное время выполнения останется 9-11 нс

Если это имеет смысл, если это удобно, конечно стоит бороться за тактовую частоту. Но из моего примера, сказать что 300 МГц лучше чем 100 МГц это глупость полная, надеюсь никто это не подразумевал

Хорошее уточнение - при прочих равных. Но если цикл длится дольше просто потому что неудобно делить его для более высокой тактовой - никакого недостатка тут нет

К тому же, не стоит забывать про разные методики разводки и верификации топологии микросхем. Это причина потери тактовой частоты, не являющаяся недостатком архитектуры чипа, и скорее топология Эльбруса пока что делается НЕ таким путем, которую я предполагаю что Intel для его объемов позволить таки может

Мне кажется, в Эльбрус кидаются какахами потому что какие то сведения от критиканов могли ускользнуть, но я не осуждаю их

Кастую знающих схемотехнику в тред. Возьмем комбинационную схему, которая выполняет действие за 10 нс (100 МГц). Если это возможно, разделим действие на 2 или 3 стадии и получим тактовую частоту 300 МГц. Суммарное время выполнения останется 9-11 нс

Если это имеет смысл, если это удобно, конечно стоит бороться за тактовую частоту. Но из моего примера, сказать что 300 МГц лучше чем 100 МГц это глупость полная, надеюсь никто это не подразумевал

Хорошее уточнение - при прочих равных. Но если цикл длится дольше просто потому что неудобно делить его для более высокой тактовой - никакого недостатка тут нет

К тому же, не стоит забывать про разные методики разводки и верификации топологии микросхем. Это причина потери тактовой частоты, не являющаяся недостатком архитектуры чипа, и скорее Эльбрус пока что делается по такой методики, которую я предполагаю что Intel для его объемов позволить таки может

Мне кажется, в Эльбрус кидаются какахами потому что какие то сведения от критиканов могли ускользнуть, но я не осуждаю их