История изменений

хотя бы с этого: http://www.asic-world.com/verilog/veritut.html За остальным в гугл. Мне для симуляции хватает iverilog + vpi + Makefile + Бери дев борду на Xilinx'е какую-нибудь, иначе никогда не поймешь разницы между синтезируемым / не синтезируемым подмножествами языка.

хотя бы с этого: http://www.asic-world.com/verilog/veritut.html