Как обычно, тихо и незаметно, на сайте проекта RISC-V опубликована спецификация привилегированных команд (интересной возможностью RISC-V является разделение на 4 уровня привилегий, а не 2, как в традиционных RISC).

Чтобы два раза не вставать, вот последнее на данный момент сообщение о прогрессе работ по проекту lowRISC.

>>> Подробности

lowRISC, проект создания свободной (лицензия BSD) 64-бит System-on-Chip на архитектуре RISC-V, объявил о выходе первого предварительного выпуска. Для загрузки доступны:

• компилятор HDL Chisel;
• доработанный исходный код Rocket (генератора SoC, используемого в lowRISC);
• исходные коды стандарта FPU IEEE-754-2008 и подсистемы памяти;
• симуляторы;
• кросс-компиляторы.

Для использования всего этого богатства на FPGA нужен Xilinx Vivado 2014.4.

В используемый 64-битный вариант RISC-V ISA разработчиками lowRISC добавлена поддержка тегированной памяти (tagged memory); в собственно SoC добавлена реализация концепции вспомогательных ядер (minion cores). Описание добавленных возможностей доступно здесь (ветеранам ЕС ЭВМ радоваться — канальные процессоры снова с нами).

>>> Подробности