Включить DDR в Standalone.

В случае x86 этим занимается биос, смотри сырцы coreboot ради примера.

По-моему ты не с той стороны начал.

По теме скажу, что работой с памятью занимается контроллер памяти, который отображает ее в плоское адресное простанство процессора. Инициализацию контроллера проводит биос (не все контроллеры одинаковые). Параметры памяти (размер, тайминги и пр) биос читает из маленькой флэшки на модуле памяти, которая называется SPD (Serial Presence Detect).

С точки зрения операционки (или программы на голом железе) память - это абстракция. Ей не нужно знать тайминги, тип модуля и пр параметры, она работает с памятью просто как с массивом байт.

Я не понимаю, на какой аппаратной платформе ты собираешься это ботанить?

Если тебе интересно постичь DDR3 в максимально возможной степени, то я бы посоветовал приобрести отладочную плату с микросхемой FPGA и подключенной к ней микросхемой DDR3. Для начала используй встроенный аппаратный контроллер памяти, затем реализуй контроллер памяти самостоятельно (если это возможно на данной отладочной плате). Так ты станешь техно-богом DDR3-памяти.

Я пытался осилить FPGA+DDR2 но лишь частично постиг эту мудрость, увы...

О, мудрец! поделись же мудростию своей скорее!

собираюсь на xilinx zynq делать.

Детальнее опиши задачу. Про то, как работает ддр и контроллер памяти лучше почитать/посмотреть соответствующие лекции. На ютубе есть компарч лекции от карнеги-меллона.
В случае с xilinx и моим spartan6 помогает чтение доков на встроенный в фпга ддр-контроллер.

У меня аналогичная связка Spartan6 + DDR2. Можно я через некоторое время обращусь с вопросами на тему встроенного контроллера памяти Spartan6? :)

Удавалось только при помощи Microblaze работать с этим контроллером памяти. Стоит задача работать с ним напрямую используя свою логику, минуя какие-либо Soft-CPU.

Конечно.
Борда от стартеркита? Я как раз на праздниках планирую код отлаживать и заводить контроллер.

Да, она самая, там еще AT91 с Linux-ом висит и можно через /dev/mem обмениваться данными с FPGA (висит на шине памяти).

Пошли в жаббер, я могу отсыпать новое ядро и прочее для этой борды.

DDR объединяет=)

детальнее - написать функции чтения/записи из/в DDR3 в/из BRAM на цинке.

Ищи похожую доку на свою fpga: http://www.xilinx.com/support/documentation/user_guides/ug388.pdf
Эта - на спартан6. Там есть про интерфейс контроллера и про то, как с ним работать. Или тебе нужно что-то более подробное?

Я вот тут подумал, что надо бы заставить ПЛИС вызывать мною написанный коллбэк при приходе данных. Но блок прерываний не связан с AXI DMA в схеме PS-подсистемы цинка. Че делать? как вызвать коллбэк?

Без схемы цинка врядли смогу что-то конкретное подсказать, но в моем случае, когда fpga цепляется на SMC шину и нужно было дергать прерывания, для этого задействовал гпио пин арма, на который повесил обработчик прерываний. Ну и соединил этот армовый гпио с пином плисины.

схема цинка 3 стр.

ловить надо High Performance AXI 32b/64b Slave Ports -> DDR3 акты передачи