Дайте советов по тестированию плат.

Ман исчерпывающее тестирование

Боюсь тебе надо читать или искать человека который этим занимается годами. Довольно трудоемкое и занудное занятие.

Очень нетривиальная задача. Этим целые отделы яйцеголовых занимаются в корпорациях. У меня вот есть книжка, изданная еще в СССР, двух авторов из ГДР: Ш. Граф и М. Гессель «Схемы поиска неисправностей». В ней рассматриваются вопросы построения схем поиска неисправностей для комбинационных и последовательных схем. Причем неисправностей определенного класса (например, ошибок запаздывания). Эти решения применялись в ЕС ЭВМ, которые делали на «Роботроне». В книге полно теории (логика, автоматы, минимизация автоматов). Но, разумеется, рекомендую искать специализированную иностранную литературу по данной теме.

Также собран на FPGA стенд позволяющий подавать и снимать с них сигналы, управляется с компа через USB.

Обычно на стенде проверяют от простого к сложному:
1. Статическая проверка на обрывы/КЗ, неправильная разводка плат, ...
2. Динамическая проверка по типовым сигналам, заданным в ТЗ разработчиком.
3. Параметрическая проверка при изменении температуры, напряжения питания, удары, вибрация, ...
4. Проверка нестандартных ситуаций: нетипичные сигналы r/w, сбои синхронизациии, ...

для проверки с гарантией

Проверить всё с гарантией невозможно.

Есть идеи?

Есть стандарты, например.

Первое бред, обрыв КЗ - электро тест, неправильная разводка - не предполагает ошибок в тесте, увы это так.

Остальное лень комментировать, но JTAG для плат на логике, просто верх вредных советов.

ТСу нужно тупо составить карты состояний входов выходов, я бы даже исчерпывающее по вентилям не стал делать, рассортировал для начала, ремонт не поточное тестирование, над неисправными можно и с осцилом посидеть

Первое бред, обрыв КЗ - электро тест, неправильная разводка - не предполагает ошибок в тесте, увы это так.

Этот «бред» реально используют на производстве.

Остальное лень комментировать, но JTAG для плат на логике, просто верх вредных советов.

Никто не заставляет использовать JTAG для плат на логике, это просто пример системного подхода к тестированию.

ТСу нужно тупо составить карты состояний входов выходов,

Это часть статической проверки, необходимая, но не достаточная.

куча разных плат... с осцилом посидеть

Сидеть с осцилом ему придётся пожизненно :)

Интересует только выявление неисправных микросхем, и не факт что они будут. Платы сняты с уже работавшего устройства, все остальное еще при союзе проверили.

Обрисуйте задачу для обрыва кз на смонтированной плате, раз уж с реального производства. BGA не предлагать, разжевывать почему нет смысла.

Интересует только выявление неисправных микросхем, и не факт что они будут.

Начинать надо с поиска документации на платы. Обычно «при союзе» к принципиальным схемам добавляли временные диаграммы в контрольных точках платы и типовые проверочные сигналы для тестирования.

Изобретать самому — «сизифов труд».

выявление неисправных микросхем

Один из простейших способов: установка на стенд 2х одинаковых плат и анализ одинаковости состояний выходов при одинаковых входных сигналах. Далее сравнительный поиск осциллографом по микросхемам...

Платы сняты с уже работавшего устройства, все остальное еще при союзе проверили.

Обрывы/КЗ возникают не только при производстве, но и во время эксплуатации: коррозия, неквалифицированный ремонт, нерасчётные токи, ...

составь карты прохождения сигналов по корпусам симулятором, загони на стенд. В твоем случае сворачивать ничего не надо, прямо целиком карты истинности.

А если на современных МК всё переделать? Что за девайсы?

но зачем?

Будь моя воля, все с нуля сделал бы. Вояки.

И это хорошо, что она не твоя, еще лет 5-10 с осциллом в обнимку и начнешь понимать почему.

Ясно. Я тебе, короче, не завидую.

А можно быстрее? Аппаратура сама по себе испытательный стенд, we need to go deeper?

Тебе нужны известные факты? думаю - ман надежность, должен ввести тебя в курс дела. ну и пойди поспрошай у старших процедуру внедрения узлов. Пыл и энергичность это хорошо, когда голова холодная и понимает, что сляпать на коленке это не внедрить на предприятие.

Проблема только в том что заказ на ремонт а не на модернизацию. А как оно внедряется я и сам знаю.

Обрисуйте задачу для обрыва кз на смонтированной плате, раз уж с реального производства.

Дано: плата с КМОП логикой после года плавания «в окияне». Из-за коррозии где-то обрыв, но труднодиагностируемый, т.к. микросхемы в некоторых режимах вполне себе работают по входным токам утечки.

Вставляем её в проверочный стенд прямо на корабле и начинаем динамически «мучать» тестовыми последовательностями (не самодельными, а заданными разработчиком), до тех пор, пока на выходе не получим нештатный отклик.

Далее, на дисплее стенда обнаруживаем возможный путь (не)распостранения сигнала из-за обыва/КЗ или если диагноза нету, то анализируем мозгами какая микросхема «виноватая» и устраняем проблему.

P.S. Для КМОП логики есть нетривиальный способ: неисправные микросхемы либо совсем холодные, либо заметно теплее исправных, что легко выявляется по сравнению ИК изображения работающей платы с эталонным.

Ухум, давно не работал с ТО. Позабылось, все на уровне вынул, выкинул. В таком ракурсе все на местах.

Оно еще и лаком в несколько слоёв наверняка. Разбираться, обычно платы делают люди ) и любая сложная штука состоит из достаточно простых узлов, может надо на уровне каких-то функциональных кусков тестировать, на уровне микросхемы как-то совсем унылая идея.

Да тут хотелось бы проверить работоспособность всей платы сразу.

Пока их по одной приносили, сидел в ручном режиме проверял. Но когда два ящика разных...

И их делали странные люди. Вот зачем подавать 5 вольт на инвертор и потом с инвернора на выход платы и на вход NANDа. Собственно осмысленно названный вывод всегда в нуле, и один NAND всегда в единице.

Я бы взял одну плату, досконально проверил руками, на стенде её бы тупо ставнивал с каждой, на типовых сигналах все входы - все выходы, если что не так - отбраковывать и проверять вручную.

Платы разные, пока их было мало я так и делал.

Если они таки все разные, тогда ой, тут надо тогда индивидуальный тест на каждую клепать. Я бы ограничился функциональными тестами тогда.

Порылся в ящиках. Там в общем с 50 уникальных кассет, и есть с спаянными элементами.

Либо я делаю автоматическую проверку, либо вспоминаю что я все-таки разработчик встраиваемых систем, и иду искать голодных студентов.

Цифровой контроль питания с самодиагностикой

Правда собран он походу неправильно, либо описание не полное, само диагностируемые схемы контроля двубитовые

Вот пример

http://i.piccy.info/i9/c5a8d9823d25acecade345d2d72f4e0f/1467714827/192311/104...

Цепь А - 5 вольт.

Итого у23.4 всегда в нуле (еще бы узнать зачем было обозначать один NAND как OR с инверсными входами, микросхема 134лб1а) чем ставит в высокий уровень 17-й вывод, 42 прямо с подтяжки в высоком.

В выключенном состоянии схема в hight Z, что для TTL логики будет воспринято как высокий логический уровень. Итого 17-й вывод может быть в нуле только короткий период времени после подачи питания на плату.

Схема задержки, если А действительно постоянка 5 вольт, вполне нормальное решение. Описание всего комплекса требуется, чтоб понять зачем ввели

Я понимаю зачем включать с задержкой, но не выключать же...

Да и у сигнала на вторую лапу у23.3 от входов цепь минимум в 4 элемента, вряд ли они сработать успеют.

Без всей схемы не скажу, но судя по таблице цепь 17 нормально так называется «упр» да еще по отрицательному, будет работать.

Та работать то оно точно работает : D Для всего остального есть осциллограф.

А я пошел искать студентов.

Трудно без схемы сказать, может элементарно чтоб вход не болтался в воздухе, земляной дорожки рядом не было или не разводилась, а был свободный выход.

Если подать хоть один ноль на NAND, то и выход болтаться не будет.

Ну а где его взять этот ноль на вход? Ну нет рядом его и не протащить. То что кусок схемы по твоим словам не рабочий другой вопрос, при включении и выключении наверняка что-то происходит. А может просто косяк, не влияет на функциональность.

Найти ноль там не проблема. В любом случае мне и не нужно знать что и зачем там сделано, главное что бы схеме соответствовала.

42 это видимо вход - переключает каналы УПР СВ-I и УПР СВ-II

в остальном соглажусь с quickquest

42 это видимо вход

И тут я прозрел.