GCC куча объектных в одно место

Ничего не понятно, ты ar изобретатешь или что?

кого? да кучу сишных файлов перекомпилить надо от либы и сложить объектные в одно место

«в одно место» = дерево их, директория с ними, совокупный .a, один жирный .o?

да, в то же место откуда они, там и сложить

Ну так вызывай gcc для каждого отдельно.

там их сотня!

Ну не вручную же.

пападробности?

В каком-нибудь руководстве «как писать мэйкфайлы вообще».

спасибо, очень помогли

подожду еще вариантов )

Подскажите, как в makefile сложить все в одно место одной же командой, так что то ругается

Надо читать документацию по make - можно начать с https://habr.com/ru/post/155201/
Там в конце есть пример универсального makefile

не подходит тот пример, нужно рекурсивно по всем вложениям пройти, не понятно конечно, почему на вход я могу подать кучу файлов, а сохраняет он их в то же месте, где лежит makefile

да и нет у меня нигде никаких all, каждая цепочка отдельно собирает из кучи бинарник, т.е. мне надо вызвать четка make lvgl и все получил все либы там

ну надеюсь понятно объяснил )

подожду еще вариантов

Ну можешь сделать бочку.

да понятно что каждый файл можно собирать как

%.o: %.c
	gcc -c -o $@ $<

но как все это потом пройти так же как это делает find не понимаю.

как все это потом пройти так же как это делает find не понимаю

Во-первых, почему бы использовать find в makefile, если ты понимаешь как это сделать. А во-вторых, можно же сразу указать путь куда складывать .o.

но как все это потом пройти так же как это делает find не понимаю.

а это уже забота make, ты главное зависимости для целей укажи правильно

пути там тоже у разных исходников в разных местах, уж проще тогда ничего не указывать и сложить в место запуска, но хочется покрасивее, либо я опять не понял про что речь.

вот такой мейк

lvgl:
gcc -c $(shell find ./lvgl/src -type f -name '*.c') -I./lvgl/

make lvgl и вся куча объектных файлов в одном месте без ошибок, никаких зависимостей нигде не указываю.

вместо $(shell find *.c) в make есть своя команда $(wildcard *.c).
Без чтения доки на make - никак! Вот полезная статья - «Эффективное использование GNU Make» - http://citforum.ru/operating_systems/gnumake/

wildcard я так понял только в текущей ищет

Пройтись find’ом по разным местам. Примерно так:

OBJS := $(patsubst %.c, %.o, $(shell find . -name *.c -type f))

all: $(OBJS)
   bla-bla

$(OBJS): %.o: %.c
    gcc -c -o$@ $<

То, что ты хочешь, никак с make не связано. make это утилита для сборки проекта с выявлением цепочек зависимостей одних файлов от других. Ты же хочешь просто пересобрать всё файлы, которые найдутся в файловой системе. Это можно сделать скриптом. Сам скрипт писать мне лень, но идея такая:

1) делаешь find, его вывод стримишь в while true; do read filename; ... done

2) для каждого прочитанного filename с помощью shell-подстановок заменяешь суффикс .c на .o и запускаешь gcc с нужными аргументами

не ну башем конечно можно такое сделать, но мне казалось что и маке умеет…

спасибо, разбираюсь.

ну так ты из make вызываешь шелл и им генеришь список файлов!

Зачем здесь make - непонятно! Однострочник проще сразу на bash писать.
Make нужен для генерации зависимостей файлов друг от друга, чтобы после правки одно файла компилился не только он сам, но и файлы, зависящие от него.

Хреново. С таким же успехом можно шелл-скриптом собирать.

ну так ты из make вызываешь шелл и им генеришь список файлов

и что с этим не так, мне нужно просто положить в то место, откуда исходник и ВСЕ, почему на вход можно гору исходников подать, а на выходе нельзя указать куда складывать то!?

не подходит тот пример, нужно рекурсивно по всем вложениям пройти

Так умеет https://github.com/mbcrawfo/GenericMakefile.

autotools, cmake

undef

СПАСИБО, ТО ЧТО НУЖНО!!!