[FPGA][Xilinx/Altera] Поддержка под linux/amd64.

Работал только с Xilinx. В принципе жить можно, есть проблемы с драйверами на USB-JTAG кабели (официальные драйверы есть только под 4 редхат). Есть неофициальный драйвер, который в принципе работает после применения некоторого напильника.

Возникали проблемы с Xpower (считалка потребляемой мощности), она на Tk и со шрифтами были проблемы.

Внешние утилиты у зайлинкса есть, но не уверен, что все они и в полном объеме документированы, смекалка потребуется в любом случае.

Я работаю с Квартусом 8. Ставился он без особых проблем (хотя что-то все же пришлось править в инсталляционном скрипте, но это фигня). Что удивило - драйвера заработали сразу и без проблем. Единственная проблема заключалась в несколько неустойчиво работающем jtag-интерфейсе к ниосу, но это, возможно у меня руки кривые. Потом, там ведь эклипс используется как среда для ниоса, вот ему пришлось вручную прописывать какие-то идиотские переменные среды. Написал небольшой скрипт для него - теперь все запускается без проблем. Еще раздражает то, что под xmonad квартус запускаться отказывается. Но возможно и это можно как-то отфиксить - я просто не пробовал.

С Ксайлинксом работал - были большие проблемы с дровами, танцы и пляски с бубном для их запуска. Они даже установились и даже заработали, только неправильно. Потом, какие-то умники из Xilinx написали все программы на различных тулкитах. Кому-то тикль нужен, кто-то мотиф требует, а кто-то и тащит с собой половину третьего qt. В результате получается какой-то чертов зоопарк, который, к тому же еще и падает иногда. Может, сейчас все изменилось, не знаю. Я тестил примерно седьмой или восьмой ISE, уже не помню.

Утилиты руками дергаются из обоих, в квартусе на полную используется гнутый тулчейн для разработки софта под ниос. Даже есть некая документация по этому поводу. Нужность этого, правда, сомнительна, но теоретически - можно.

> Потом, какие-то умники из Xilinx написали все программы на различных тулкитах. Кому-то тикль нужен, кто-то мотиф требует, а кто-то и тащит с собой половину третьего qt. В результате получается какой-то чертов зоопарк, который, к тому же еще и падает иногда. Может, сейчас все изменилось, не знаю.

Все так и осталось в 10.x ветке как минимум. И не перепишут они уже это все :(

> Нужность этого, правда, сомнительна, но теоретически - можно.

Хочу «прозрачности» при сборке. А то жать кнопочки «build & etc» как-то не втыкает. Да и привыкать к другим редакторам (после vim) не охота (да, я вкурсе, что кое-где есть эмуляция vi, например в vslick, но там оно убого).

Вот я не уверен, что эту самую прозрачность там можно легко получить. Придется разбираться с проприетарными билд-скриптами, которые не очень хорошо документированы. Потом, прозрачность - она касается, в основном, простых скриптов, типа мейка для небольших C или C++ приложений. Как только начинаются сложные проекты, прозрачность теряется и получается какое-то г#%но с миллиардом переменных окружения. И это всего-то для одного gcc. А тут еще добавляется многоэтапная сборка: синтез, фиттер/роутер, ассемблер, симулятор функциональный, симулятор тайминга, прошивка, потом еще отдельный процесс сборки приложений, если юзается Ниос. Последовательность процесса все время изменяется, поэтому прозрачно, кмк, не получится по-любому.

Хотя, конечно, если очень хочется разобраться именно в процессе сборки - то оно, конечно, нужно. Но квартус обычно ставят не для этого.

А другой редактор там совершенно без проблем можно выбрать - в настройках есть.

>Хочу «прозрачности» при сборке. А то жать кнопочки «build & etc» как-то не втыкает.

У Xilinx с этим все нормально, я использовал их софт в таком режиме. Документация хорошая. Насчет драйверов для заливки прошивки ничего сказать не могу --- я прошивку заливал микроконтроллером (который установлен на одной плате с FPGA) через JTAG. Cимулятор, правда, у них отвратный: если проект превышает некий предел (а при post&route simulation это обязательно происходит, если проект нетривиальный), то искусственно снижается скорость симуляции чуть ли на несколько порядков. Поэтому я использовал Icarus Verilog (GPL-ный проект). Правда возникли сложности с SDF, но после небольшой доработки напильником все заработало. Все вышесказанное относится к версии ISE 9.1

>Хочу «прозрачности» при сборке. А то жать кнопочки «build & etc» как-то не втыкает.

И не слушай тех, кто говорит, что это все сложно и т.д. Скорее всего они в этом не разбираются и просто надувают щеки. По мне так проще запихнуть последовательность всех необходимых команд в make-файл чем ковыряться во всех этих графических визардах.

> Cимулятор, правда, у них отвратный: если проект превышает некий предел (а при post&route simulation это обязательно происходит, если проект нетривиальный), то искусственно снижается скорость симуляции чуть ли на несколько порядков. Поэтому я использовал Icarus Verilog (GPL-ный проект).

Это такая шутка?