переменная в Makefile

при этом если написать Z=123 _ВЫШЕ_ правила x : y то она определяется и выводиться echo, но нужно именно внутри правила!

но нужно именно внутри правила!

Зачем?

нужно передать эту переменную в gcc в виде -D чтобы программа знала с какой опцией ее компилили

Я везде видел такое:

# -*- makefile -*-

TARGET = my-prog

CC     = gcc
CFLAGS = -g -Wall -Wsign-compare -O3

SRCS   = my-prog.c

$(TARGET): $(SRCS)
	$(CC) ${CFLAGS} -o $@ $^

http://milan.adamovsky.com/2010/06/freebsd-makefile-local-variables.html но у меня такое в GNU make не работает.

если перенести в моем примере Z=123 до правила, то то-же работает(((

если перенести в моем примере Z=123 до правила, то то-же работает(((

Ну так и пусть работает

# -*- makefile -*-

CC     = gcc
CFLAGS = ...
DOPT   = _X86

TARGET = my-prog
SRCS   = my-prog.c

$(TARGET): $(SRCS)
	$(CC) -D$(DOPT) $(CFLAGS) -o $@ $^

clean:
	rm $(TARGET)

/* my-prog.c */

#include <stdio.h>

int main () {
#ifdef _X86
	printf ("Arch: X86\n");
#endif
#ifdef _x86_64
	printf ("Arch: X86-64\n");
#endif
	return 0;
}

$ make
gcc -D_X86  -o my-prog my-prog.c
$ ./my-prog
Arch: X86
$ make clean
rm my-prog
$ make DOPT=_x86_64
gcc -D_x86_64  -o my-prog my-prog.c
$ ./my-prog
Arch: X86-64

>make DOPT=_x86_64
да я читал про, но это не так красиво и забудется со временем(

make DOPT=_x86_64

да я читал про, но это не так красиво и забудется со временем(

Ну это был искусственный пример, реально для выставления опций нужно либо использовать autoconf, либо делать скрипт make.sh, кучку файлов config-$ARCH-$OS, писать в Makefile «include config» и по запуску make.sh, в зависимости от выхлопа uname копировать нужный config-$ARCH-$OS в config.

А что изменится если переменная будет локальной?

>А что изменится если переменная будет локальной?

Я Makefile руками пишу. Там множество правил вызывается типа make x, make x2, make x3, соответственно если будет локально определеяться думать о этих переменных не надо, только о правилах

Ну тогда:

# -*- makefile -*-

a:
	@ ./make-a

b:
	@ ./make-b

#!/bin/sh

# make-a

a=1
echo $a

#!/bin/sh

# make-b

a=2
echo $a

$ make a
1
$ make b
2

Правило всё равно вызывается с помощью RULE -> /bin/sh RULE

забавный вариант.
вообщем я выкрутился тем что передаю gcc имя правила через $(@)
для моей задачи это подходит

Я вызывал дочерний make и ему передавал как цель:

.PHONY: all

ifeq ($(MAKECMDGOALS),)
all:
        $(MAKE) `uname`
else

FILE_TO_TOUCH = $(MAKECMDGOALS)

$(MAKECMDGOALS):
        touch $@

endif