GCC для «Эльбруса»

Нет, но я примерно представляю как это выглядит. Что это даёт, какие проблемы имеет, а так же - насколько это может быть интересно.

Т.е. ты только что признался, что отстал от мирового прогресса лет на 10-15?

У меня не стоит задача что-то кастомизировать, а как архитектура она мне совершенно не интересна. Это хелвордистый мусор.

И расписался в том, что очень далек от разработки процессорных архитектур и прочего железа?
Ну, ты это, приходи на крылатскую, там тебе экскурсию устроят, с Бабаяном познакомят.

с Бабаяном познакомят.

Разве Бабаян не в Intel?

Т.е. ты только что признался, что отстал от мирового прогресса лет на 10-15?

На каком основании ты мне выкатил эти потуги?

И расписался в том, что очень далек от разработки процессорных архитектур и прочего железа?

Ну что за ламерки меня атакуют - это просто ужас. Какая тебе разработка, ты даже что такое архитектура не знаешь. Иди и читай словарик.

По поводу какой-то там разработки - меня мало интересуют помойные хелвордистые потуги, и я об этом тебе сообщил. Есть что ответить, есть обоснования за то, что risc-v не хелвордистый мусор - вперёд, я слушаю.

Ну, ты это, приходи на крылатскую, там тебе экскурсию устроят, с Бабаяном познакомят.

И, что это мне даст, что поменяет?

Интел на крылатской сидит, а Бабаян продолжает считать, что суперскаляры ненужны. МЦСТ сидит на ленинском.

а Бабаян продолжает считать, что суперскаляры ненужны.

Какой молодец, правильно считает. Ты там, конечно, всё переврал - не может вменяемый человек именно так считать, но всё же.

На каком основании ты мне выкатил эти потуги?

В интеле в это верили в 90х-2000х, теперь никто даже про вливы не вспоминает в контексте цпу.

Ну что за ламерки меня атакуют - это просто ужас. Какая тебе разработка, ты даже что такое архитектура не знаешь. Иди и читай словарик.

Ну-ка расскажи, как isa extensions не являются частью Instruction Set Architecture.

По поводу какой-то там разработки - меня мало интересуют помойные хелвордистые потуги, и я об этом тебе сообщил. Есть что ответить, есть обоснования за то, что risc-v не хелвордистый мусор - вперёд, я слушаю.

Ты бы сперва рассказал, в каком месте риск5 мертв и протух настолько, что WD и nvidia за него активно топят. Пока что я вижу, что vliw покрылся паутиной.

И, что это мне даст, что поменяет?

Не слышал, что в интеле кржанича поперли и место вакантно? Ты как им задвинешь все то, что на лоре вещаешь, они прозреют и изберут тебя самым главным в интеле. Ну и ты его поведешь вперед к новым свершениям. Как тебе такой план?

Ну ты приходи, вместе с ним поговорим

... и nvidia за него активно топят. Пока что я вижу, что vliw покрылся паутиной.

Справедливости ради замечу, что NVIDIA так же топит за Denver в своих SoC. Denver, это не просто VLIW, но ещё и программная трансляция (aka Transmeta со своим Crusoe) из ARM.

Ошметки трансметы пинали и в интеле, и в нвидии. Первый денвер был на VLIW, да, а вот второй, похоже, будет уже нормальным.

NVIDIA так же топит за Denver в своих SoC

Всё еще топит? Новостей о Denver давно нет.

Денвер2 доделывают уже.

теперь никто даже про вливы не вспоминает в контексте цпу.

Кое-кто всё же вспоминает: В Microsoft разработан экспериментальный процессор, поддерживающий Linux

Первый денвер был на VLIW, да, а вот второй, похоже, будет уже нормальным.

Во-первых, второй не будет, а есть. Во-вторых, он есть «ненормальный».

https://en.wikipedia.org/wiki/Tegra#Tegra_X2

Processor   Cores

Denver2 +   2 + 4
Cortex-A57

В-третьих, третий скорее всего тоже «ненормальный», т.к. 10-wide superscalar architecture.

https://wccftech.com/nvidia-drive-xavier-soc-detailed/

В нумерации нвидиевских продуктов, увы, не силен. Я имел ввиду самый свежий денвер, который они вот-вот выпустят.
Нормальный это, как раз, суперскаляр. То, что у него ширина, как у влива это уже издержки. Я бы предложил подождать и посмотреть на эту железку, когда она выйдет, а выйдет она скоро.

Нормальный это, как раз, суперскаляр.

VLIW — это априори суперскаляр (больше одной скалярной операции на такт). «Нормальный» (в данном контексте) — это OoO. Denver тоже именовали 7-wide superscalar.

То, что у него ширина, как у влива это уже издержки. Я бы предложил подождать и посмотреть на эту железку, когда она выйдет, а выйдет она скоро.

Name                    Wide (decode)  Cores (threads)  Freq      L2      L3     TDP
NVIDIA Xavier (12nm)    10(?)          8(8)             2GHz?     8 MB    4 MB   20-30
Core i7 8559U (14nm)    8(5)           4(8)             2.7GHz    1 MB    8 MB   28

Не забываем, что это NVIDIA, а значит львиную долю будет занимать GPU и прочие приблуды. Если это и правда OoO, то это лучше чем Intel по соотношению производительность/TDP как минимум в два раза, что просто убивает авторитет Intel.

Размер L2 кеша, такой же как на Denver, 1 MB на ядро (в Denver 2 ядра 2 Мб общего L2), что косвенно свидетельствует, что это VLIW. Так же пишут про какой-то dual-execution, не могу понять, что это. Если SMT (не важно какой), то общее кол-во потоков равно 16.

«Нормальный» (в данном контексте) — это OoO. Denver тоже именовали 7-wide superscalar.

Да, сори, затупил со суперскаляром.

Если это и правда OoO, то это лучше чем Intel по соотношению производительность/TDP

Почему бы и нет? Есть прототипы более широких ооошных машин, которые обходили по перф/ватт интел.
Впрочем, мои догадки основывются на туманных намеках от людей, которые работают над проектом.

Почему бы и нет? Есть прототипы более широких ооошных машин, которые обходили по перф/ватт интел.

Если это так, то в Intel/AMD/etc работают некомпетентные люди, что маловероятно. Даже со всеми проблемами x86 (в основном декодирование инструкций) не может быть такого разрыва, это что-то невероятное.

VLIW же объясняет такое соотношение, т.к. в CPU нет всей инфраструктуры обеспечивающей OoO (при такой ширине), за счёт чего удалось вместить такое кол-во ядер при таком TDP. Со стороны Denver выглядит как обычный OoO процессор, за тем исключением, что OoO программное, а не аппаратное.

Я бы, может, продолжил этот разговор, но не на публичной площадке.

OoO программное, а не аппаратное

Что такое «программное OoO»? Оно где-нибудь реализовано?

В Denver есть два бекенда, 3-wide in-order ARM и 7-wide in-order native. Когда какой-то участок кода достигает порога кол-ва исполнений, запускается оптимизирующий компилятор, который генерирует из ARM инструкций код для внутреннего скрытого преставления, само собой меняя порядок инструкций в исходном коде (то самое программное статическое планирование на основе профиля).

Вообще планирование выполняет любой оптимизирующий компилятор. Вопрос только в том, что оно статическое, а не динамическое в случае аппаратного OoO, что для in-order суперскаляров играет решающую роль.

запускается оптимизирующий компилятор, который генерирует из ARM инструкций код для внутреннего скрытого преставления, само собой меняя порядок инструкций в исходном коде (то самое программное статическое планирование на основе профиля).

Т.е. OoO всё равно статическое, просто выполняется часто. Мне на первый взягляд не кажется, что это даст выгоды по скорости в сравнении с родным аппаратным OoO. Хотя, конечно, цифры покажут.

Т.е. OoO всё равно статическое, просто выполняется часто. Мне на первый взягляд не кажется, что это даст выгоды по скорости в сравнении с родным аппаратным OoO. Хотя, конечно, цифры покажут.

Это всё компромисс, они походу таким образом экономят на транзисторах/тепловыделении. Если интересно, можешь почитать более развёрнутый вариант. https://www.anandtech.com/show/8701/the-google-nexus-9-review/4 Там же и бенчи есть. Хотя бенчи могут не отражать всей сути, т.к. размер кеша под внутренний код ограничен, а что если его не хватит на все программы.