Xilinx Vivado

Инверторы через verilog, а про усилители не понял, какие такие усилители?

Как в Vivado удалять кусок дорожки ведущий к определенному блоку, а не всю целиком?

Что это вообще такое?

У xilinx, имхо, все продукты сделаны с упором на причинение максимального количества боли и страданий пользователям.

Умножители небось. По теме: verilog.

Штука для рисования внутренних соединений в FPGA.

хорошо. А как самолично нарисованные IP-блоки сохранять в общую библиотеку IP-блоков. ну или хоть как-то их отдельно сохранять, чтобы можно было пользоваться в других проектах?