МЦСТ выпустила плату разработчика MBE1C-PC для Эльбрус-1С+

К слову, я лично получвл результаты от слива на 20% до обгона в два раза только от того, как sse-код причем люто оптимизированный сливал чисто сишному изза доступа к линейкам кэша

Вот так каждого возьмешь - сразу хата не моя, все плохо. Так возьми и сделай что-нибудь, чтобы хорошо было. Цену хотя бы узнай.

Написал я письмо, оно даже было прочитано (пришло уведомление о прочтении), но ответа за пару дней нет. Я не думаю (и не думал), что ответ когда-нибудь будет.

Те спарки, что у них есть - тормоза для офисной работы. с современным софтом. То, что я видел — это ж даже не ультра пятая, это — спакрстешн четвертая. А она — тормоз. Ее у нас в «Джете» в начале двухтысячных уже на склад относили.

Правда мои знания относятся году к 2007му, сейчас у них есть R-1000, который SPARC v9 аж об одном гигагерце тактовой... Тоже не айс по современным меркам... Да и дорого видать производить.

К тому же, вояки тупо запрещают продавать изделия, разработанные по их заказу, кому-то еще. Вот ВНИИНС может и рад бы кому-то еще продать МСВС, да не может.

Ну МЦСТ раздаст эти платы смежникам во всякие ВНИИНСы, ИНЭУМы, НИИСИ и прочие военные НИИ с номером... Ну и хватит. А остальным не положено :)

Если эта твоя мечта сбудется, ты будешь проклинать тот день, когда ты свой комментарий оставил.

Эта плата не для вычислений, а для роутеров.

Imagination просто не нужен OpenGL выше 3.1 . Сейчас OpenGL мёртв, а выше 1.x он В основном для игр нужен.

Потому, что у этого процессора производительность где-то между первым пеньком и 486-м в реальных задачах по самым оптимистичным оценкам. Ибо VLIW. Сегодня, после бешеного провала трансметы и штеуда только больной на всю бошку будет делать процессор общего назначения на архитектуре VLIW.

И нафига такое надо тогда? Цена сильно не снизится, а решение во всех отношениях только медленнее станет.

Разумеется слабоват. Процессор устарел ещё до начала проектирования.

По части производства: вопрос в том, кто процессор спроектировал.

Разве не МЦСТ (контора-создатель архитектуры) владеет IP на E2K?[

МЦСТ сами не постеснялись выложить свой позор на всеобщее обозрение. В полностью распараллеленном приложении на 8 ядрах наблюдалась производительность уровня одноядерного второго пенька. У трансметы и штеуда и то лучше вышло с такой же архитектурой.

Это смешно, но с обработкой SIMD в эльбрусах всё из рук вон плохо.

Ты совсем долбанулся? Эльбрус не может быть производительным процессором общего назначения. Доказано научно.

Поправка: DSP на стероидах. Сейчас даже в области GPU на VLIW косо смотрят.

E2k представляется как архитектура процессоров общего назначения. Потому вопрос о задачах жабы на ней автоматически приобретает ответ «нужно».

Вот только на деле эти теоретические гигафлопсы бесполезны.

Проблема в том, что эти говноделы не просто сделали очевидное говнище, а ещё держатся за него сильно. Если бы они архитектуру того же третьего пенька взяли за образец, было бы в разы лучше и похвально. Так что тут не «не стартовали на уровне межделмаша», а именно необучаемые провальщики.

При твоей логике надо тогда его аргумент опровергать как «Ну TI же не использует MSP430 на своих десктопных компах».

Среди адекватных разработчиков ассемблер никогда не потеряет актуальность. А мудилы всякие и дальше будут ссылаться на кучу ресурсов компьютера и кодить хелловорлд с бинарником на сотню гигабайт, которому для работы нужно много фреймворков, и всё это будет до тормозов грузить систему на топовом компьютере, когда та же задача на 8-битном древнем компьютере решалась без проблем и просто.

а именно необучаемые прогульщики.

Если все действительно так плохо - сдохнут в конкурентной борьбе, уступят место более гибким.

Что там может быть «плохого» с обработкой? Если в процессоре предусмотрели 6x32-битных сложения за такт, то проц их выполнит (при удачном стечении обстоятельств).

Проблемы очевидно с «распараллеливанием» обычной C-шной программы. Да, программы на десктопах в большинстве случаев такие (да и основные языки программирования такие), что распараллеливать там нечего... Отсюда получаем, что если производительность vliw при 6x загрузке сравнялась с обычным процом. То этот же vliw-процессор гарантированно сольет в 6 раз, при загрузке 1x (когда ничего не «распараллелилось»). Это именно вопрос восприятия - «ускорился камень в 6 раз» на подходящей задаче, или «провалился в 6 раз» при неподходящей задаче.

Да, в гуевых программах на C/C++, в интерпретаторах и т.д. ловить нечего. Хотя тут тоже вопрос открытый, в теории vliw может вести параллельно 2 ветки («истинную» и «ложную») а в самом конце (когда с условием определились) можно понять какая ветка «сработала» и какие из регистров содержат верный результат. К сожалению высокоуровневых языков на которых можно такое поведение адекватно описать не видно... в том же C встретиться запись в память/вызов функции и убьет все благие начинания. Вообще тут есть где развернуться, но эта задача одинокостоящей МЦСТ не по силам... да и нет у них стимула этим заниматься.

сейчас у них есть R-1000, который SPARC v9 аж об одном гигагерце тактовой... Тоже не айс по современным меркам... Да и дорого видать производить.

4-х ядерный, 1 ГГц, неужели не хватит для офисной печатной машинки или терминала? А насчет дорого, ну не дороже Эльбрусов, наверное, а софта намного больше. Кроме того, имеется потенциал для развития или я не прав и MIPS или ARM лучше?.

в теории vliw может вести параллельно 2 ветки («истинную» и «ложную»)

Не знаю как в теории, но в Эльбрусе можно вести до 64 веток.

так договорная ж цена.. а розничной в принципе нет.

может вести параллельно 2 ветки («истинную» и «ложную») а в самом конце (когда с условием определились) можно понять какая ветка «сработала» и какие из регистров содержат верный результат

В современных x86 под капотом всё так и работает.

Почитайте википедию про этот R-1000 что-ли...

Не нужен МЦСТ «гражданский рынок». Им и «штабные персоналки»-то с МСВСом не интересны. МЦСТ не работает на рынок. Они работают на конкретного одного заказчика. Минобороны заказал 1000 процессоров — ну вот тысячу и произвели. А «на сторону» — не моги. Типа по условиям контракта не имеешь права поставлять кому-то еще. Я это ещё во ВНИИНСе с МСВСом проходил, когда работал там недолго. Люди поставляют камни для управления РЛСами систем предупреждения о ракетном нападении и для прочих секретных шифраторов. Какие тут офисы...

Поэтому интеллигентские стоны про то, что «как же нас забыли» и «где отечественный компьютер для всех и каждого» — благоглупости это всё. Единственно правильное отношение ко всему этому МЦСТ — отслеживать их технический уровень и обходить стороной. А то можно оказаться в положении юной барышни, считающей себя невестой смазливого киноактера только на основании того, что он на нее с экрана телевизора посмотрел.

Есть второй путь — перестать писать на ЛОРе хренотень различную и идти к ним работать. Есть шанс стать хорошим специалистом. Правда, приобретёшь при этом очень странный взгляд на реальность.

4-х ядерный, 1 ГГц, неужели не хватит для офисной печатной машинки

Ты производительность всё в гигагерцах меряешь ? Тяжело тебе. Не хватит, даже 1.6 Ghz Ultra Sparc v9 по сегодняшнему времени, невыносимый тормоз.

Они бы и рады были наверно, но ихние гигафлопсы дутые, ибо на два честных 32битных алу приходится 6 нечестных 16битных, которые к тому же выдают топовые 3 операции на инструкцию только на командах вида a*b+c*d.

А без них производительность геометрии, где нужны floatы а не огрызки, будет на дне.

Типа по условиям контракта не имеешь права поставлять кому-то еще. Я это ещё во ВНИИНСе с МСВСом проходил, когда работал там недолго.

Так условия контракта запрещают поставлять на сторону МСВС или E2k? Непонятно, почему ты экстраполируешь опыт ВНИИНС 10-летней давности на МЦСТ.

Подозреваю, что и E2K тоже. Хотя там речь про R-1000 шла. Тут есть несколько соображений. Первое — экономическое. Если предположить, что кроме как от вояк, у МЦСТ денег нет, а других заказчиков у них тоже нет, то и произвести лишнее «на сторону» на эти деньги не представляется возможным (или грозит разборками о нецелевом использовании средств).

Ну и общее соображение — не в традиции вояк делиться тем, что для них сделано. Ну и соображения секретности всякие тоже есть. В тот же R-1000 они же напихали чего-то своего.

В современных x86 под капотом всё так и работает.

Дык разработчики Эльбрусов на это и напирают. Что мол зачем нам сложный и навороченный аппаратный control unit + 100500 наворотов к нему. Если известен удачный алгоритм определения control flow, то просто берем и реализуем его в софте, а все кишки процессора уже торчат наружу, сильно ограничивать ничего не будет. Это конечно вызывает улыбку, но во многом они правы...

Разработчики эльбрусов могут напирать на что угодно. Вот разработчики российской криптографии догадались встроить ГОСТы в OpenSSL и сертифицировали это.Теперь у нас у всех есть ГОСТ «из коробки». Правда нет к нему бумажки, но это мелочи. Вот когда у нас у всех будет «из коробки» кросс-среда для компиляции для эльбруса (как она есть для арма, мипса и прочих уважаемых камней) — тогда будет о чем говорить. Пока разработчики эльбрусов нам такую кросс-среду предложить не могут.

Ты производительность всё в гигагерцах меряешь ? Не хватит, даже 1.6 Ghz Ultra Sparc v9 по сегодняшнему времени, невыносимый тормоз.

Архитектура Ultra Sparc v9 настолько плоха? Хуже Pentium2? Хуже Эльбруса?

Вот когда у нас у всех будет «из коробки» кросс-среда для компиляции для эльбруса (как она есть для арма, мипса и прочих уважаемых камней) — тогда будет о чем говорить.

Думаю это нереально, даже теоретически... слишком уж сильно VLIW от прочих отличается.

Насколько быстро работает Эльбрус, я не знаю. А причём тут второй пень ? Ты хочешь выразить, что на нём можно работать с *современными* офисным приложениями ? Водитель бронепоезда штоле ?

Неправда Ваша. Для тилеры — есть. Вот — http://www.mellanox.com/repository/solutions/tile-scm/source.html

слишком уж сильно VLIW от прочих отличается.

А мне что-то подсказывает, что дело тут не в архитектуре. А в чем-то типа совкового менталитета и секретных стратегических разработок. Скорее всего где-то на уровне руководства не разрешают открытие платформы.

А причём тут второй пень ? Ты хочешь выразить, что на нём можно работать с *современными* офисным приложениями ?

Если разогнать до 1 ГГц и поставить 4 шт, то уверен что да, можно.

А для тонкого клиента и просто P2-300 должно хватить.

И какие результаты?

Ну почитайте про тилеру, Вас что на гугле забанили? Еще пару таких вопросов и я опять отключу анонимусов, ну ейбогу, как дети малые...

да как бы нет.

они только одну ветку, которую предсказывают спекулятивно, считают. в доках на corei7 так и пишут - что если не угадали, штраф лопатой^W 17 тактов, но если другая ветвь в кэше микроинструкций, то 7-14.

Windows на них не заработает.

64 ветки - это хорошо. Но оно же выйдет боком из-за оверхеда и лишних вычислений.

Windows на них не заработает.

Можно легко обойтись без него.

Будет проц уровня того, что во второй малине стоит.

На небольших блоках условное исполнение даёт огромный выигрыш. В Эльбрусе можно выполнить до 6 условных арифметических операций, 4 из которых могут быть 3-х операндными, что в итоге даёт до 10 скалярных (без SIMD) арифметических операций.

if a {
    b *= c;
} else {
    b *= 2;
}

if d {
    e = 0;
} else {
    e = e << 2;
}

// VLIW предикаты
{ 1 такт
    cmp a, $1, %p0
    cmp d, $1, %p1
}
{ 2 такт
    mul b, c, b ~ %p0
    mul b, $2, b ~ ! %p0
    xor e, e, e ~ %p1
    shl e, $2, e ~ ! %p1
}

// RISC без предикатов, 4 потенциальных прыжка
    bz a, .L0           // возможна ошибка ветвления
    mul b, c, b
    b .L1
.L0:
    mul b, $2, b
.L1:
    bz d, .L2           // возможна ошибка ветвления
    xor e, e, e
    b .L3
.L2:
    shl e, $2, e
.L3:

вообще, я скажу так: по вычислительной части вопросов к эльбрусу нет, действительно хорошо продумано. проблема в том, что реальных программах условно производятся чтения и записи в память. Например:

void NamedElement::addReference(Reference *e) {
    Q_ASSERT(e->target == 0);
    e->target = this;
    if (!refs) {
        refs = e->next_ref = e->prev_ref = e;
    } else {
        e->prev_ref = refs->prev_ref;
        e->next_ref = refs;
        refs->prev_ref->next_ref = e;
        refs->prev_ref = e;
    }
}
void NamedElement::removeReference(Reference *e) {
    Q_ASSERT(e->target == this);
    e->next_ref->prev_ref = e->prev_ref;
    e->prev_ref->next_ref = e->next_ref;
    if (refs == e) {
        refs = e->next_ref;
        if (refs == e)
            refs = 0;
    }
    e->target = 0;
}

А я так и не понял, как у эльбруса обстоит дело с условными операциями с памятью.

Любые операции с АЛК (аналоги портов) могут быть условными, в том числе и чтение/запись (4 чтения или 2 записи или 2 чтения и 1 запись).

Насколько я знаю, у итаника есть возможность «отравлять» регистры которые условно обновились но пока не прочитаны безусловно и это запатентовано. А эта фича нужна для условного выполнения команд которые могут фэйлиться с SIGSEGV.

Это называется спекулятивным исполнением, в Эльбрусе так же есть. Можно выполнить чтение до того, как станет известно условие, а потом проверить результат.

Вот как будет выглядеть псевдокод Эльбруса.

// void NamedElement::addReference(Reference *e)
{ 1 такт
    prepare return, %cp0                    // подготовить выход из функции в %cp0
    prepare .L0, %cp1                       // подготовить прыжок на .L0 в %cp1
    prepare .L1, %cp2                       // подготовить прыжок на .L1 в %cp2
    load refs(this), refs                   // загрузить this->refs в регистр refs
    store this, target(e)                   // загрузить регистр this в e->target
}
{ 2 такт, может быть промах в кеш, ждём память в этом случае
    neq refs, $0, %p0                       // %p0 = refs != 0
    loads prev_ref(refs), refs_prev_ref     // спекулятивная загрузка refs->prev_ref в регистр refs_prev_ref
}
{ 3 такт
    branch %cp1 ~ %p0                       // прыжок в .L0 если refs != 0
    branch %cp2 ~ ! %p0                     // прыжок в .L1 если refs == 0
}

.L0:
{ 4 такт, если до этого не было промаха в кеш, то тут может быть задержка, т.к. не успели подготовить переход
    store e, prev_ref(e)                    // e->prev_ref = e
    store e, next_ref(e)                    // e->next_ref = e
}
{ 5 такт
    store e, refs(this)                     // this->refs = e
    return %cp0                             // возврат
}

.L1:
{ 4 такт, если до этого не было промаха в кеш, то тут может быть задержка, т.к. не успели подготовить переход
    check prev_ref(refs), refs_prev_ref     // проверка спекулятивной загрузки refs->prev_ref в регистр refs_prev_ref
    store refs, next_ref(e)                 // e->next_ref = refs
}
{ 5 такт, ждём спекулятивную загрузку, если она не успела к этому моменту
    store e, next_ref(refs_prev_ref)        // refs->prev_ref->next_ref = e
    store refs_prev_ref, prev_ref(e)        // e->prev_ref = refs->prev_ref
}
{ 6 такт
    store e, prev_ref(refs)                 // refs->prev_ref = e
    return %cp0                             // возврат
}

Если ты не нищеброд, то самый мощный с точки зрения FPU процессор в твоём компе как раз VLIW, хотя и достаточно специфичный.