Вышел симулятор электронных схем Qucs-S 24.3.0

Ну всё, ща Сармат-2 запилю

Светодиодом помигаешь и успокоишься.

Отлично!

Диалог открытия файлов примеров наконец по-человечески запилили, за что отдельное спасибо.

Детекторный приемник осилит?

Не понял как добавить компонент в библиотеку.

Вот у меня есть файл ad8056.cir, что дальше?

Осилит.

Поместить на схему компонент «SpiceLibraryDevice», в свойствах указать путь к файлу ad8056.cir Выбрать подсхему, выбрать шаблон символа, если какой-то готовый подходит, назначить выводы через таблицу. Если ни один символ не подходит, то нарисовать свой sym файл и указать в свойствах. Подробнее см. руководство раздел 8.2 https://ra3xdh.github.io/pdf/qucs_s_tutorial.pdf

Ну и ещё нужно чтобы модель была совместима с Ngspice. Некоторые расширения LTSpice не поддерживаются. Разработчики Ngspice работают над этим.

Вот эти модели, просто интересно, они содержат только какие то параметрические значения, или могут содержать некоторый скрипт/код? Например, хочу описать компонент, который выдает пилу, но 1 секунду работает а вторую секунду выключается, и так до бесконечности. Позволяют ли такие форматы описывать нечто подобное?

Да, такое можно сделать. Нужен источник PWL (piecewise linear) source. Там можно в табличном виде задать зависимость от времени.

Ну и такое можно сделать с обычным источником прямоугольного напряжения, если правильно задать время нарастания, а длительность высокого уровня установить в ноль. Тогда будет пила.

Тогда пожелание - сделать в этой программе, если есть связь с авторами, добавить функцию модулей на Python (и еще чем то помимо Python, например Lua). Было бы очень круто в итоге, моделировать с учетом цифровой логики и сложного управления

И вопрос - есть ли модель LVDS выхода ПЛИС или MGT выхода ПЛИС? Обычно такие модели бывают, чтобы тестировать аналоговую обвязку быстрых схем, избегая собственно самой ПЛИС

Однако, будь там еще скрипт на Python, то можно было бы задавать некоторую умную логику управления этим пином для какого то стандарта, например моделируем MIPI CSI-2 и вот видим как наши уровни прыгают и и какая форма импульсов, проверяем разброс компонентов и так далее

добавить функцию модулей на Python

Учитывая что оно на кутях, то проще будет js.

а куда антенну и заземление втыкать

Вкорячить Python в программу на Qt - такое даже я несколько раз делал. Впрочем, нужны были формулы динамические в программе, я и JS делал, без знания JS но математическую формулу было не трудно осилить

Вообще я сомневаюсь, что то что ты хочешь возможно. Т.к. симуляция производится через SPICE и доступа к внутренностям нет. Можно только автоматически менять схему и запускать другую симуляцию, но это как бы не совсем то.

Как работают симуляторы, которые совмещают микроконтроллеры и аналоговые части схемы? Типа Proteus и многие другие

Как работают симуляторы

Это не совсем симулятор. Это морда для симулятора.

Велосипед уже изобрели, даже два:

• XSPICE - модели на С
• Verilog-A

Оба будут работать и в NGSpice и в индустриальном симуляторе за мегабаксы.

Первый можно попробовать завернуть в питон.

По поводу LVDS - производитель ПЛИС обычно даёт IBIS модель. Часто её хватает.

Использовать с общим IBIS_DRIVER/IBIS_DEVICE.

Пример - https://forum.kicad.info/t/more-simulation-examples-for-kicad-eeschema-ngspice/45546

Тогда пожелание - сделать в этой программе, если есть связь с авторами

Я сам и есть автор. Запрос на поддержку Python уже есть: https://github.com/ra3xdh/qucs_s/discussions/849 Но с несколько другой целью. В PDK для микроэлектроники есть параметрические ячейки которые пересчитываются через callback на Python. Нужно реализовать их поддержку. Когда оно будет реализовано не могу сказать, так как пока не очень представляю с какой стороны здесь подступиться. К тому же это похоже задачка для программиста на фуллтайме. У меня разработка Qucs-S это не основное занятие. Но если кто-то сделает такой патч, то я его приму.

Было бы очень круто в итоге, моделировать с учетом цифровой логики и сложного управления

Здесь следует начать с того, чтобы реализовать цифроаналоговое моделирование (поддержку VHDL/Verilog моделей) на уровне Ngspice. Около 2015 года они начали что-то делать, но потом всё заглохло.

И вопрос - есть ли модель LVDS выхода ПЛИС или MGT выхода ПЛИС?

Такого не встречал, но думаю, что оно в природе существует. Поддерживается ли оно Ngspice – неизвестно. Если там IBIS модель или цифровой Verilog, то оно работать не будет.

Однако, будь там еще скрипт на Python, то можно было бы задавать некоторую умную логику управления этим пином

Здесь возможно тоже нужен не Python, а поддержка цифроаналогового моделирования, чтобы компонент на Verilog/VHDL можно было встраивать в нетлист Ngspice.

Использовать с общим IBIS_DRIVER/IBIS_DEVICE. Пример - https://forum.kicad.info/t/more-simulation-examples-for-kicad-eeschema-ngspice/45546

Надо изучить и реализовать себе. Оказывается Ngspice в каком-то виде поддерживает IBIS.

XSPICE - модели на С

Да, через Ngspice делали поддержку цифрового Verilog/VHDL внутри Ngspice. Но потом этот проект заглох.

IBIS - это ведь просто список значений стандартизованных параметров. IBIS_DRIVER - параметризованная SPICE схема типового буфера, ну или Xspice модель. Точность первого подхода под вопросом, зато, как я понимаю, вся поддержка - распарсить .ibs и применить к .subckt

А как насчёт Verilog-A ? https://ngspice.sourceforge.io/osdi.html

Ну и Xspice было бы хорошо.

• Специальный компонент в библиотеке Qucs-S ?
• Кастомный диалог настройки параметров, куда можно вставить код ?
• Автоматический вызов компилятора ?
• Создание символа с нужным количеством ножек ?

Просто идеи.

Здесь возможно тоже нужен не Python

Все равно всю полноту Verilog реализовать не удастся и не удастся подключить все IP ядра для такого моделирования, и работать будет очень медленно как и все симуляторы HDL. А так хотя бы на Python можно очень сложную логику реализовать или там чтение из файла данных на ЦАП-АЦП и работать быстро будет

Verilog-A через Ngspice+OpenVAF поддерживается. Есть два способа: старый через JSON файлы: https://mos-ak.org/venice_2014/publications/T_4_Brinson_MOS-AK_Venice_2014.pdf и новый через SpiceGenericDevice: https://github.com/ra3xdh/qucs_s/issues/411 Новый способ предпочтительнее. Технически можно сделать специальный файловый компонент для Verilog-A как для SpiceNetlist. Но это нужно только 1.5 академическим исследователям и сейчас у меня контакты и совместные публикации с европейскими коллегами, которые запрашивали эту фичу прекратились. Поэтому в планах на ближайшее будущее такая задача не стоит.

Виндовый EWB, например, не может в простейший мультивибратор. В железе собираешь - генерит меандр, рисуешь схему на компе - не делает ничего. Этот может?

WAT ? (картинка с бабкой)

Почему не удастся ? Вот тут прикручивали verilator.

Можно сделать настолько полноценную, насколько полноценен симулятор.

Медленно ?

• всё быстрее чем сам спайс
• современные симуляторы HDL по сути компиляторы, скомпиленный код может работать очень быстро
• когда в питон добавляют все нужные коллбеки для записи трасс, анализа и т.д., он ещё как тормозит.

К примеру - вот это в десятки раз сливает нативному (SystemVerilog) UVM в промышленном симуляторе.

Ну и Xspice было бы хорошо.

Оно было реализовано, но в недавних версиях я этот компонент выпилил. В новых версиях Ngspice более не работает сборка XSPICE компонентов вне дерева исходников программы. По крайней мере с репозиорными версиями Ngspice я ничего не смог запустить. Оно просит какие-то заголовки из недр Ngspice и не работает out-of-tree. Что там было см. тут: https://mos-ak.org/lausanne_2017/presentations/T03_Kuznetsov_MOS-AK_DATE_2017.pdf Опять же фича была востребована только для среди 1.5 академических пользователей.

Это общая болезнь всех SPICE симуляторов. Там движок происходит от общего предка. Некоторым генераторам требуется запуск через указание начальных условий. В Qucs-S+Ngspice вроде бы мультивибратор запускали.

Интересное. Просто как-то удивляет, что оно корректно моделирует самые разные схемы, но ломается именно на этой. Транзюки «реальные» выбирал, с паразитными R-C-L.

А я правильно помню что он с цифровыми не работает?

Всё никак не соберусь попробовать

Да, всё верно. Чисто аналоговых схем давно нет. Хотя, может, даже такой симулятор будет очень полезен просто посимулировать переходные процессы в обвязке и импульсные характеристики и прочее

Про цифровые схемы см. руководство раздел 6: https://ra3xdh.github.io/pdf/qucs_s_tutorial.pdf Имеются два режима. Некоторые компоненты имеют модели для аналогового режима, а некоторые доступны только при чисто цифровом моделировании при помощи GHDL/iVerilog

Оригинальный Qucs кстати не ломался и успешно запускал схемы как мультивибраторов, так и сверхрегенераторных приемников.

Но там был не SPICE, и с моделями под него были свои заморочки.

сверхрегенераторных приемников.

а антенну с наушниками куда подключать?

Интересно конечно, но честно говоря обычный интерфейс классических HDL симуляторов - удобнее

Mixing digital and analog devices (like RCL) in one circuit is not supported!

Жаль нельзя как то синхронизировать эти два движка, чтобы они общались через некоторые точки перехода pure-analog в pure-digital и наоборот

Живая ПЛИС она тоже работает через конечные pad-ы, это ее как бы тоннель в аналоговый мир

Ввиду отсутствия смешанного режима (читай iverilog/verilator/whatever, прикрученного к ngspice) вот тут предлагают следующее извращение (даже не костыль !) - через Yosys синтезировать наш Verilog в нетлист стандартных ячеек (которые есть в ngspice) и гонять прямо его.

Gate-level simulation для бедных без экстракции задержек из паразитных ёмкостей. Но:

• вот оно будет ТОРМОЗИТЬ
• никакого вам тестбенча
• удачи с отладкой

Старый движок Qucsator можно выбрать в настройках программы. Он содержит некоторые уникальные модели микрополосковых линий, которые реализовать на SPICE проблематично. В движке Qucsator были проблемы с моделированием при импульсных сигналов, так что схема на 3 транзисторах могла зависнуть. Но запуск генераторов там рассчитывался по-другому, чем в SPICE.

Примерно так оно и работает. Вот чьи-то, похоже, работоспособные попытки для ngspice+verilator -https://sourceforge.net/p/ngspice/ngspice/ci/master/tree/examples/xspice/verilator/.

Как всегда - patches are welcome, всё зависит только от тебя :)

Спасибо, да еще пример интересный - АЦП

Оказывается они всё-таки доделали цифроаналоговое моделирование. И оно уже доступно в актуальном релизе через компонент d_cosim Теперь нужно будет это реализовать со стороны Qucs-S.

Нет никакойго ложкитоннеля. Любой чип (ПЛИС или любимый i7) всегда аналоговый, в первую очередь. И чем выше частоты, тем это виднее.

Классический пример - как из ПЛИС сделать (не совсем ожиданно) аналоговое радио: Hackaday, оригинал.

Прости, что подкинул работки - токмо по незнанию !

Интересно, что с VHDL (хоть оно и труп). Verilator его не умел, но вот тут пишут, что прикрутили через вызов NVC как VHDL компилятора.

Да, Verilator умел ещё к SystemC цепляться - тоже надо в роадмэп :)

Вот ещё. Усилители, фильтры и приёмники на ИМС 564 серии: https://www.qrz.ru/schemes/contribute/constr/analogovoe_primenenie_cifrovyh_mikroshem.html

Точно, босоногое детство 90x, ручка с БФ и пятна хлорного железа.

https://archive.radio.ru/web/1982/06/056/ - собирал и оно даже работало.

О, а ещё вот что удумали - d_process

Пишем нашу цифровую симуляцию на чём хотим от питона до, не приведи Господь, жаваскрипта.

Кидаемся через два пайпа списками изменений входов и выходов туда-сюда - PROFIT !!!

I-Love-Microsoft, вот твой питон, упакован и готов к употреблению.

тогда уж вспомнить ЭСЛ (эмитерно-связанная логика), которая по сути представляла собой аналоговые усилители.
жрало ток как не в себя, но не уходило в насыщение, потому могла работать на гигагерцовых частотах в те времена когда остальные цифровые микросхемы ползали на десятках мгц.

Спасибо!!! Оно в Qucs залезет? Это бы «искаропки» в Qucs