Имеется микросхема USB PHY. Обмен данными с ней обеспечивается по 8-битному параллельному интерфейсу на частоте 60 МГц (как раз получается 480 МБит/сек - максимальная скорость USB 2.0) с уровнями напряжений 1.8В. Имеется китайская плата с Altera Cyclone VI. Там все пины VDDIO всех банков соединены со стабилизатором на 3.3В. Соответственно, ПЛИС может выдавать только это напряжение. Можно, конечно, заказать отдельно чип ПЛИС, изготовить свою плату, но это долго, а научиться работать с USB хочется уже сейчас. Значит, нужно как-то согласовать уровни. Всё, что я знаю, это, что можно сделать резистивный делитель. Например, на резисторах 1 кОм и 1.2 кОм. В таком случае, когда передаёт ПЛИС её выходное напряжение поделится и получатся нужные 1.8В. А когда будет передавать данные микросхема, то полное напряжение с её ножки пойдёт на ПЛИС, просто через резистор 1 кОм.
Вопрос только в том, как поведёт себя резистивный делитель на такой частоте. Думается мне, что скин-эффект и индуктивность проводов будет заметна на 60 МГц. Какой номинал резисторов следует взять для делителя. Полная длина соеднения между одной ножки USB PHY и одной ножки ПЛИС (с учётом всех дорожек на обеих платах и соединительных проводов) - не более 10 см.
