[Специалистам по интегральной схемотехнике]

Завести на вход каждого триггера &!(д0&!д1&!д2&д3) ?

Я б тебе подсказал, да лень бумажку брать и схему представлять =)

Кстати да, это смоделировано? В чём моделируешь?

У. Титце, К. Шенк Полупроводниковая схемотехника:
Счётчик с переменным циклом на D-триггерах (стр. 365, рис. 20.41).

сходят с ума в тот момент, когда перестают контролировать навязчивые мысли

2И-элемент на выходы 2-го и 4-го триггера, его выход - на R-входы триггеров.

>на R-входы триггеров.

Это частный случай. У некоторых D-триггеров может не быть R-входа (например К555ТМ7). Поэтому общее решение - запись 0 через D-входы.

Гм. Ну, тогда пусть будет 2И-НЕ-элемент с выходов 1-го и 4-го и по элементу 2И в цепи входа D 2-го и 4-го триггера, одним входом висящих на выходе 2И-НЕ. 9-ка на выходе триггера даст 0 на выходе всех элементов, соответственно, следующим тактом все триггеры будут установлены в 0.

Нет, стоп, до последнего триггера такт не доходит.

Без входа сброса придется последний триггер тактировать отдельно в момент перехода с 9 на 10, иначе, наверное, никак

Шило. ИЕ2

А почему я неправильно написал? Я не понял исходную задачу?

Вроде правильно, но это не дает понятия о том, как реализовать это в железе :)

>Шило. ИЕ2

Шило: ИЕ2 (стр.85, рис.1.64) сделан на JK-триггерах и он двоичный,
а десятичный на D-триггерах - ИЕ16 (стр.100, рис.1.73).

Как написано, так и реализовать. Про оптимальность ничего в задаче не говорилось) Ну можно ещё расписать весь счётчик и упростить функцию.

Про ИЕ2 на JK да, запамятовал.
Но тем не менее он декадный (а двоичные они и так все).

&!(д0&!д1&!д2&д3)

Не работает, или я просто уже совсем упорот и ничего не понял.

У меня такая сферическая модель, если что http://somestuff.org.ru/files/count.png

Обрати внимание на это, только придумай, как сделать управление последним триггером.

На твоих триггерах написано T...

Собственно, D-триггер с замкнутым на Q'-выход D-входом это и есть T-триггер. Хотя да, для сабжевой модели нужны именно D.

Просто в условии D, а на схеме T. Вот и не работает.

Если уж на то пошло, то на схеме непонятно что, ибо у T-триггера один вход :)

http://upload.wikimedia.org/wikipedia/commons/a/a9/T-Type_Flip-flop.svg - Ы? Вход синхронизации же.

//вот одно из немногих мест, где мне русская терминология нравится больше, чем английская, потому что нафига делить триггеры на latch и flip-flop?..

> Вход синхронизации же.

...для синхронного варианта. В обычном один.

http://rain.linuxoid.in/fileupload/screenshots/d-0-9_wo_r_01.png - вот такая хрень получилась. Вроде все правильно.

Да, подразумевается, что триггер переключается по спаду импульса

Хм... Кажется, 2И по входу 4-го триггера тут можно выкинуть...

http://rain.linuxoid.in/fileupload/screenshots/d-0-9_wo_r_02.png - финальный вариант

У меня не работает, но все равно спасибо. Разберусь на выходных.

Я под реальные элементы не подгонял, а по логике могу объяснить:

Пока счет идет от 0 до 7 - триггеры работают как простая цепочка T-триггеров - верхний 2И-элемент повторяет на выходе то же, что и на входе 2 (на входе 1 висит «1»), коммутатор внизу подает на CLK-вход 4-го триггера то же, что находится на 1-м выходе 3-го триггера (активен верхний И-НЕ-элемент, нижний поддерживает на выходе «1»).

Когда счет доходит до 8 (1000), верхний И-элемент блокируется до окончания всего цикла и подает на D-вход второго триггера «0». С этих пор 2-й и 3-й триггеры в работе не участвуют. Одновременно коммутатор CLK-входа 4-го триггера переключает его с выхода 3-го на выход 1-го - верхний И-НЕ-элемент получает 1-0, дает 1, нижний - получает 1-1, дает 0, на вход CLK поступает 0.

Следующий такт, 9 (1001). Все то же самое, только на нижний И-НЕ приходит 0-1, выходит 1, на вход CLK 4-го триггера приходит 1. Кроме того, на CLK-вход 2-го триггера приходит 1.

Следующий такт, 10-й, сбрасывающий. 1-й триггер переключается в 0, подавая на Q'-выход «1» (и подавая «0» на CLK-вход 2-го, что производит запись туда «0», но nobody cares, там и так уже «0»), соответственно, на нижний И-НЕ-элемент коммутатора приходит 1-1, что дает 0 на выходе и формирует спад тактового импульса для 4-го триггера. Триггер переключается в «0» - получаем 0000 - снова разблокирует D-вход 2-го триггера и переключает коммутатор снова на выход 3-го триггера (верхний И-НЕ: 1-1=>0, нижний 1-0=>1 и будет таким до следующей 8-ки)