зачем переводить то, чего не знаешь

antenna это про пробитие затвора если к нему подключено много металла не имеющего контакта на подложку в процессе производства.

Qt5 используется?

Да, оно собирается как с Qt4, так и с Qt5.

Применяет ли кто подобный САПР на практике, т.е. не для учебных целей? Было бы не плохо, исли бы китайцы (или даже не китайцы) за пару долларов пекли кристаллы по герберу, как они это делают с печатными платами.

За пару долларов не получится. Самое дешевое (это когда опытная партия по микрометровому техпроцессу из прошлого века и «коммунальным плейсментом» на кристалле с другими заказами и последующей резкой) обойдётся где то в стоимость трех новых BMW X5.

И это как раз у китайцев. Матрицы для фотолитографии очень дорого стоят.

1) Тебе никто просто так не предоставит PDK (это как SDK только для проектировщиков интегральных схем), если ты не юр. лицо. 2) Правила DRC и LVS для этой САПР придётся писать самому. Это мало того, что тяжело, так ещё и неизбежно приведёт к ошибкам (может даже фатальным, особенно LVS). 3.1) Проектирование ИС это не только топология. Моделей для всяких там NGSpice в PDK, естественно, не будет, а самому написать не выйдет, т.к. те что есть зашифрованы. Можешь HSPICE купить (вроде он под линусом есть). 3.2) И это только аналоговая часть! Опенсорного синтезатора из HDL в цифровую схему я вообще не знаю. 4) Есть организация помогающая учебным заведениями работать с фабриками ИС, т.е. там можно заказывать маленькие партии да ещё и со скидкой. Так вот, там даже на самых древних технологиях не пара баксов. 5) Засунуть кристалл в корпус тоже стоит денег.

Если ты попробуешь включить свой недомозжечог, то поймешь, что все, что ты написал описывается одним словом - антенна. А поскольку никто изначально специально эту антенну не закладывал, ее называют паразитной.

Опенсорного синтезатора из HDL в цифровую схему я вообще не знаю.

Сквозная разработка от HDL (Verilog) до заливки в чип (Lattice, Xilinx) используя только открытое ПО: Yosys Open SYnthesis Suite. Поддержка VHDL в разработке: VHDL synthesis (based on ghdl and yosys.

Есть предположение, что анонимус говорил о синтезе собственной топологии кристалла из HDL, а не прошивки для устаревшего и очень ограниченного ресурсами говна, на которое каким-то образом добыта информация о формате внутреннего конфига. Полноценного современного процессора на устаревших FPGA не сделаешь. И в любом случае, ты зависишь от существующих микросхем, а сделать серьезный проект на ice40 вряд ли выйдет, емкости не хватит.

Есть предположение, что анонимус говорил о синтезе собственной топологии кристалла из HDL

Не исключаю.

а не прошивки для устаревшего и очень ограниченного ресурсами

iCE40UP5K. Им всего года полтора.

Полноценного современного процессора на устаревших FPGA не сделаешь.

RISC-V.

И в любом случае, ты зависишь от существующих микросхем, а сделать серьезный проект на ice40 вряд ли выйдет, емкости не хватит.

Полным ходом идёт (по крайней мере до недавнего ухода Shah шла) работа над поддержкой ECP5. И продолжают идти работы для Xilinx.

Но в общем, это open source, который в этой области делает первые серьёзные шаги, так что, конечно, сейчас приходится делать скидку.

Я тот аноним и действительно имел в виду синтез топологии из описания на Verilog/VHDL. На начальных этапах там всё сходно с ПЛИС (наверное, я с ПЛИС почти не работал), т.е. из формального описания всё переводится в представление на библиотечных цифровых элементах (триггеры, сумматоры и т.п.). Но потом нужно ещё и всё это превратить в топологию и соединить. По-идее, задача размещения и соединения это что-то похожее на работу компилятора, ведь нужно не просто расставить элементы и как-то их соединить, но ещё и наиболее оптимально и с учётом поставленных ограничений.

UMC 0.18 — 3000$, AMS 0.35 — 2500$, явно дешевле трёх новых bmw x5. Сейчас идет несколько проектов под ST и UMC 0.065 блок стоит около 10к $, тоже не шибко дорого. Процессы дешевеют.

Yosis это не то, он предназначен для ПЛИС. Нужен синтезатор топологии из HDL. Для этого предназначен софт от Cadence, он работает под Linux, но проприетарный.

Ещё есть Synopsys и он вроде как тоже есть под линукс, но тоже прорпиетарный и тоже стоит как вагон с обогащённым ураном.

Если я ничего не попутал тогда, то на 180нм слот в «коммунальном плейсменте» с год назад стоил примерно как гранта.

3.1. Нет моделей для всяких ngspice, есть стандартные модели bsim3,4 и т.д. Ngspice это обычный spice, можно взять параметры моделей для HSPICE или Spectre и скормить ему.

Можно, если модели не зашифрованы. Там также может быть другой синтаксис, нужно как минимум применять конвертер.

Я в PDK редко лажу, но разве они не шифруются? Если нет, то тогда да, конечно, можно написать конвертер HSPICE в NGSpie (или Xyce, если есть настроение). Правда, встанет вопрос в том как рисовать потом эти элементы, когда схема будет готова. Они же, по-сути, скриптами рисуются. Опять придётся с PDK заниматься этим самым.

Я лет 8 назад игрался с ngspice, вроде бы HSPICE параметры можно было напрямую передавать, а spectre нужно было конвертировать, но там никакого криминала вроде не было, я сам скрипт писал даже вроде.Ещё был симулятор gnucap, он вообще вроде с нетлистами в формате spectre работал. Зашифрованных параметров моделей не встречал. Может и бывает, но странно, дизайнеру же должны быть доступны параметры, иначе как считать схемы.

Дорага

Блин, жалко.

Дорага

ДорОгО

Ну вот начало на «K» - это ошибка. Большая!

К вс Г. Срач закрыт. 0:0.

Сначала из-за названия подумал, что это редактор раскладок клавиатуры, и ещё удивился такой странной раскладке.

iCE40UP5K. Им всего года полтора.

Да без разницы, сколько им. Весьма средний по функционалу кристалл. Частоты так себе. И далеко не любую логику можно положить на имеющиеся луты компактно.

RISC-V

Вряд ли 64-разрядный OOO вариант можно запихнуть в ice40. И скорость будет так себе.

Но в общем, это open source, который в этой области делает первые серьёзные шаги, так что, конечно, сейчас приходится делать скидку.

В данном случае, опенсорцу еще идти и идти. В этой индустрии почти все закрыто. Архитектурой старших кристаллов никто не делится. Шансов написать открытый инструментарий очень мало.

О, ну вот уже прогресс, еще пару лет и будет за нормальные «б/у зубило 1000$»

У нас на гараже паяют процессоры. Ну, так принято, обходится на стоимость примерно пары твоих зубил. Правда емнип без mpu было, зато без закладок. С mpu на гараже пока не паяли. http://0pf.org/j-core.html

Оно, конечно, мило и небесполезно, но где-то расписано чем их KiCAD не устроил?

KiCad не умеет в микросхемы из кремния отливать, очевидно же.

Чем он отличается от LibrePCB?

Ну, выше же написали: здесь речь идёт не о миллиметрах/сантиметрах, соединений между микросхемами и активными/пассивными элементами, а о разработке внутренностях самих микросхем, т.е. о сотнях/десятках нанометрах, других материалах и других проблемах.

Так это все еще EDA или уже что-то другое?

Это EDA. Особенности работы с топологией микросхем подразумевают немного иной стиль работы, нежели работа с топологией печатных плат. Требуются другие инструменты, позволяющие повысить удобство работы. Так же стоит отметить и различие в индустриальных форматах файлов. Для микроэлектроники это GDSII, а не Gerber. Можно, я полагаю, и в KiCAD топологию микросхем проектировать, написав кастомные экспортеры, но это будет долго и неудобно. Ты же для написания диссертации и исходного кода программ разные редакторы используешь (универсальной САПР, ангалога vim, нет)?

Спасибо, понятненько! :)