Собственно... как сделать ЦАП с большой разрядностью своими руками из подручных материалов?
Реализовал на своей FPGA 8-битный дельта-сигма ЦАП, с максимальной частотой около 200 КГц (50 МГц / 256). Как теперь можно повысить разрядность до 16, а лучше 24 бит без потерь частоты? Конечно, можно задействовать PLL и добиться в 3 раза большей производительности (Квартус обещает для моей схемы максимальную частоту 150 МГц), но этого мало.
Интересуюсь в образовательных целях, как делают ЦАПы вообще сейчас люди...