Персональные компьютеры Эльбрус-401 готовы к серийному производству

Ты просто феерический долбо@б.

Это все, что вы придумали в свою защиту? Тогда мое предположение о вас было достаточно точным.

Интересующиеся могут набрать google + Дон2Н + Эльбрус-3М1. И выбрать любой понравившийся источник. Откуда узнать, что отчаянно свербеть начало аж в 2001, а модернизацию на Эльбрус-3М1 завершили в 2008. И это уже тот эльбрус, VLIW, правда одноядерный и 300 МГц. Но какой успели.

Из того факта, что Эльбрус-3М1 больше не выпускается, а современые на 2С и 4С с ним полностью совместимы, делаю вывод, что сейчас там что-то подобное.

А если почитать про Прометея, то указано, что он унифицирован по ВК со всей этой историей. Что логично, благо высокоскоростные цели определять и отслеживать на тормозных спарках нереально.

Да и у них кстати в какой то призенташке сверкал алмаз-антей как раз, в перемешку правда с гражданскими заказчиками (какими точно - не вспомню).

Именно этим и зарабатывает

Неизвестно. Они не ОАО чтобы открывать финансовую отчётность. Ладно, этот вопрос проехали за недоказуемостью.

А можно ещё почитать новости внедрения за последние пару лет. Их дофига.

Примеры в студию, пожалуйста. Из того что я навскидку помню, новости о внедрениях звучали так: «_планируется_ внедрить сервера на основе отечественных процессоров...» или «освоено производство серверов...», но ни разу не припомню новость вида: «в организацию *** поставлено -дцать серверов для выполнения задач».

Вот странно, я пока в сети не видел чтобы хоть один реальный пользователь Эльбруса сказал что это треш. Да, там куча проблем, но с задачами он справляется.

Я про миландр писал. про них мне рассказывали прикольное про косяки которые даже в errata не описаны ещё были. Но это нормально.

Ещё раз, претензия не в том что «трэш», а в том, что говорят об эльбрусах много, а живьём его увидеть удавалось единицам. Тогда как тот же одноплатник от модуля, у меня на столе сейчас лежит, элвисовский набор разработчика по крайней мере видели и трогали мои знакомые, как и миландровые контроллеры.

Только вот почему-то в реальности для задач общего назначения используется «тормознутый DSP Эльбрус», а не сверхбыстрые понятные обкатанные архитектуры. С чего бы это?

Есть такое матерное слово: «legacy». Плюс для тех задач про применение в которых эльбрусов я слышал - те же C-***, там камень с такой архитектурой к месту ИМХО. Но вот в том что этот камень особенно с транслятором из x86 будет к месту на рабочих станциях и серверах с БД, например, большой вопрос. Transmeta и Intel по этим граблям прошлись и особого оптимизма им это не прибавило.

Это называется «экономически не выгодно». Не понимаю в чём претензия.

см. выше.

Обычно под VLIW понимают именно класическую VLIW, но ни в коем случае EPIC. Основной принцип как в классических RISC, простота в железе, но даже ещё проще. Планирование вынесено в компилятор.

Ну так и у EPIC, как пишут, главное — компилятор. Для нативного кода, во всяком случае. А исполнение не нативного — для «временной» совместимости. Transmeta ещё тут не вспомнили?

http://citforum.ru/programming/digest/parallel_itanium/

Современные микропроцессоры обладают достаточными ресурсами для выполнения нескольких инструкций за один такт. Для того чтобы достичь хорошей производительности на таких процессорах, нужно уметь находить в программе инструкции, которые могут выполняться независимо. Обычно эту задачу называют обнаружением параллелизма на уровне команд (ILP, instruction level parallelism).

Суперскалярные процессоры решают задачу нахождения ILP динамически в процессе выполнения программы. Программа для этих процессоров не содержит сведений о том, какие инструкции могут выполняться независимо, и вся нагрузка по нахождению оптимального «плана» выполнения ложится на аппаратуру. Чем больше команд процессор может выдать за такт, тем сложнее в реальном времени обнаружить оптимальную последовательность выполнения команд.

Для того чтобы преодолеть эти ограничения, фирмой Intel была предложена архитектура EPIC (Explicitly Parallel Instruction Computing [1]) с очень длинным командным словом, реализованная в процессорах семейства Itanium. Идея EPIC состоит в том, чтобы переложить задачу по поиску ILP на компилятор. EPIC-программа содержит явные указания на то, какие инструкции можно выполнять параллельно, а EPIC-процессор в точности следует тому плану выполнения, который задает программа. При этом его основной задачей становится обеспечение работы конвейера, и необходимость в аппаратной реализации сложной логики поиска независимых инструкций отпадает.

Оно? Не оно. Пусть будет.

http://dz.livejournal.com/620986.html

Декабрь 2, 2010

Е2К

Я сегодня, наверное, впервые встретился с человеком, который первый мне сказал, каково минимальное условие в архитектуре процессора для того, чтобы программа не могла слазить в чужую память. Обычно я это рассказываю собеседнику, а он не верит.

Условие простое - невозможность породить пойнтер из другого типа.

Этому условию удовлетворяет процессор Эльбрус 2000.

Оказывается, он есть. Реально. Правда. Сам видел. Стойка с машинами на Эльбрусах. Обычный чип, примерно как пень, только чипсет рядом на FPGA.

Увы - объёмы очень невелики, и камень работает на 300 МГц. Самый последний - на 500. Смешно?

Ну - почти. Только вот вычислительный код он лупит как 2ГГц интел. Это когда исполняет Интеловский код. Естественно - при помощи интерпретации и бинарной трансляции. Но качество трансляции таково, что на Эльбрусе запускают Windows. Такая производительность при столь умеренной частоте обусловлена тем, что это VLIW процессор. Ну и оптимизация при бинарной трансляции помогает.

Если компилировать вычислительный код напрямую, своим транслятором, то получается достигать и ещё большего ускорения - на некоторых задачах 500 МГц Э2К сопоставим с 3-4 ГГц интелом. Во всяком случае, так утверждают разработчики.

Следующий Э2К будет 4-ядерным, тут всё по взрослому.

Низкая тактовая, отчасти, обусловлена сложностью процессора - Итаниум у Интела тоже отстаёт по тактовой от Пентиумов (до 1.7 ГГц).

Впрочем, всё равно Э2К по тактовой втрое медленнее. На такт он может исполнять 6-8 команд, но, понятно, что не всякий код в состоянии наполнить инструкцию до конца. Плюс проблемы с вымыванием кеша - для такого количества команд нужно быстро подгонять данные - опять же, с этой проблемой и Итаниум сталкивался.

При всех минусах Э2К хочу отметить:

30 лет тому назад в СССР спроектировали процессор, который пережил развал страны, несколько поколений у конкурентов, выпускается по отсталой технологии на низкой тактовой частоте - и ВСЁ РАВНО СОПОСТАВИМ ПО ПРОИЗВОДИТЕЛЬНОСТИ с буржуями.

Умели люди.

Ты так и не ответил: с чего ты решил, что я хочу убедить тебя, что основную стоимость из 200к составляет «Корпус формата MiniTower»?

Я от тебя вообще ничего не хочу, это ты мне тут постоянно пишешь свои мысли в виде вопросов. Тебе что надо то?

Ну так и у EPIC, как пишут, главное — компилятор. Для нативного кода, во всяком случае.

Так ведь это развитие VLIW, естественно ему нужен хороший компилятор. Но компилятор не знает сколько ALU/FPU/LD/ST устройств в процессоре, он просто компонует независимые операции в одну длинную ШК (аппаратный планировщик в пределах ШК, я об это уже писал). Тогда как в классических VLIW он вынужден планировать инструкции в зависимости от структуры процессора (доступных устройств). В каждом из подходов свою плюсы и минусы. Как принято говорить it depends on (зависит от): бюджета транзисторов, задачи, потребления, и т.д.

EPIC - это разновидность VLIW. Но по аналогии, автомобиль­ — это средство передвижения, но вы же не называете автомобиль средством передвижения, когда хотите сказать, что это автомобиль? Или если посмотреть в прошлое, до автомобилей были телеги, и автомобиль это развитие этой телеги, где лошадь заменили ДВС. Но вы же не называете автомобиль телегой? Надеюсь я внятно объяснил свою позицию.

А исполнение не нативного — для «временной» совместимости. Transmeta ещё тут не вспомнили?

Тема двоичной трансляции довольно обширна и сложна. Основная проблема заключается в том, что исходная программа составлена из учета ограничений целевой архитектуры. В частности, если взять x86, то это нехватка регистров, запись результата в один из операндов, что выливается в mov на каждом шагу. Отсюда сложности с восстановлением алгоритма.

Но вы же не называете автомобиль телегой?

Смотря какой автомобиль...

Это не говорит о характере операций. Ранее ты указывал, что для всех 23 операций необходима работа с кешем. Что свидетельствует о том, что ты не знаешь устройство Эльбруса.

с кешем инструкций - да, внезапно, для всех необходима :)

Но сравнивать VLIW SIMD GPU (сотки потоков на ядро) и VLIW CPU (1 поток на ядро) как минимум не корректно.

какие «сотни потоков на ядро»? вы о чем? нет там никаких сотен потоков на ядро. группировка ядер в общий кластер с общими кешами еще не значит что это - одно ядро.

Ключевое слово примитивности, а точнее простоте в реализации на кристалле. Эльбрус тоже не очень широкий, всего 6 ALC.

угу, «всего лишь», а в общем - 23 исполнительных блока. по сравнению с 8 в скайлейке. и весь этот бардак надо синхронизировать между собой.

Давай возьмём для сравнения Skylake, у него 8 портов исполнения, но на такте он может запускать до 4 простых операций (кажется в SPARC T5 до 8 операций такт на 3.6 ГГц). Сложные инструкци. CISC транслируется в RISC. Аппаратное планирование. Всё это безумно сложно и дорого. Именно, дорого! Intel может себе это позволить, а МЦСТ нет.

даже VIA может себе это позволить, да. а аппаратное планирование + внеочередное исполнение позволяет нормально загрузить исполнительные блоки на реальных задачах, а не на DSP-специфичных.

Именно об этом я и написал. Провал Itanium был в том, что программы написанные под x86, на нём работали заметно хуже, чем на amd64, который полностью обратно совместим.

нет, провал итаника был не в этом - х86 там нафиг не упал. на армах/мипсах вон вообще х86 не исполняется - и тем не менее к ним в серверном сегменте сейчас интерес больше, чем к итанику. во всяком случае - на них что-то выпускают, а итаник держат только из-за сервис контрактов.

и что же это за цели, которые требуют морально устаревшей архитектуры в центральном процессоре? при том, что DSP + нормальный ЦП были бы и эффективнее, и производительнее?

ну ессно кроме пропаганды :)

В частности, если взять x86, то это нехватка регистров, запись результата в один из операндов, что выливается в mov на каждом шагу. Отсюда сложности с восстановлением алгоритма.

на деле, обилие регистров хорошо для ассемблерщиков, но для ЯВУ таки лишнее, гораздо предпочтительнее иметь быстрый доступ к памяти и операции над памятью вместо регистров (как в STM8 - шикарная, к слову, архитектура по сравнению с аналогами). как минимум - ОЧЕНЬ быстрый вход/выход из функций (в стек не нужно сохранять все 100500 регистров).

Каких 23 исполнительных блока, наркоман?
Тебе говорят 6 алк (у интелов с амд и у итаника 4 алк)

На вот помедитируй над этими двумя картинками:
https://imgur.com/a/vTn6E

и можешь за одно еще над этой: http://images.anandtech.com/reviews/cpu/intel/Haswell/Architecture/haswellexe...

с кешем инструкций - да, внезапно, для всех необходима :)

Ну хоть с чувством юмора у тебя всё нормально. (:

какие «сотни потоков на ядро»? вы о чем? нет там никаких сотен потоков на ядро. группировка ядер в общий кластер с общими кешами еще не значит что это - одно ядро.

Ты ещё и не знаешь как устроены GPU. Кратко.

Процессор разделён на С ядер. Каждое ядро хранит контекст P потоков. Потоки объедены в группы из W потоков. Каждая группа обладает указателем инструкции IP. Эта инструкция исполняется для всей группы на разных регистрах (SIMD). Одновременно ядро может запустить до N групп потоков.

угу, «всего лишь», а в общем - 23 исполнительных блока. по сравнению с 8 в скайлейке. и весь этот бардак надо синхронизировать между собой.

В очередной раз продемонстрировал своё невежество.

В Эльбрусе 6 ALC + 4 AAU + 3 LPU + CU + INC. Но давай посчитаем твоим методом кол-во исполнительных блоков в Skylake. Надо же, всего 129.

даже VIA может себе это позволить, да. а аппаратное планирование + внеочередное исполнение позволяет нормально загрузить исполнительные блоки на реальных задачах, а не на DSP-специфичных.

И где же процессоры от VIA? Напомни мне, когда вышел VIA nano? 2008 год.

Термин «реальные задачи» весьма расплывчатый.

нет, провал итаника был не в этом - х86 там нафиг не упал.

Ну мнение эксперта очень важно, держите нас в курсе.

на армах/мипсах вон вообще х86 не исполняется - и тем не менее к ним в серверном сегменте сейчас интерес больше, чем к итанику. во всяком случае - на них что-то выпускают, а итаник держат только из-за сервис контрактов.

Это хорошо, что есть интерес. Но я не понимаю, как это можно связать с Itanium, поддержку которого свернули? А поставляют только из-за постановления суда?

на деле, обилие регистров хорошо для ассемблерщиков, но для ЯВУ таки лишнее, гораздо предпочтительнее иметь быстрый доступ к памяти и операции над памятью вместо регистров

Что это за глупость? Доступ к памяти 2 операнда в такт! К регистрам 8 (в нашем абстрактном процессоре). Работая с регистрами можно выполнить в 4 раза больше работы, чем с работой с памятью. Это же основы. RF - это очень быстрая память с большим кол-вом портов доступа.

как минимум - ОЧЕНЬ быстрый вход/выход из функций (в стек не нужно сохранять все 100500 регистров).

Перед вызовом процедуры нужно сохранять то, что может измениться во время работы процедуры. Опять, это же основы соглашения о вызовах. Но это не потому, что так кому-то захотелось. Размер состояние не бесконечный, Это нужно периодически сохранять, т. к. задача может не уместиться во внутреннем состоянии процессора.

Тебе что надо то?

Узнать, что послужило причиной твоего умозаключения о том, что я хочу убедить тебя, что основную стоимость из 200к составляет «Корпус формата MiniTower»? Очень интересная личность, по всей видимости, ты. Хочу убедиться, что я по поводу тебя не ошибаюсь, потому и спрашиваю. Пока, твоя неспособность ответить подтверждает моё первоначальное мнение о тебе.

речь шла не о каналах исполнения а об исполнительных блоках. которых у интела в хасвелле аж 8. а каналов - 4, да.

и да, на слайдах пиковая производительность - 23/25 микроопераций на последней картинке :)

В Эльбрусе 6 ALC + 4 AAU + 3 LPU + CU + INC. Но давай посчитаем твоим методом кол-во исполнительных блоков в Skylake. Надо же, всего 129.

сколько максимум одновременно микроопераций может выполнять эльбрус? производитель заявляет - 23, и 25 в 8С. врет наверное? :)

И где же процессоры от VIA? Напомни мне, когда вышел VIA nano? 2008 год.

и что характерно, на момент выхода был быстрее эльбруса в generic задачах типа компиляции/интерпретации скриптов/прочем :)

Это хорошо, что есть интерес. Но я не понимаю, как это можно связать с Itanium, поддержку которого свернули? А поставляют только из-за постановления суда?

дык напрямую же - итаник нахрен никому не упал, даже не смотря на наличие х86-совместимого режима, а вот армы - таки заинтересовали не смотря на отсутствие х86-совместимости.

сколько максимум одновременно микроопераций может выполнять эльбрус?

Примерно 104. Мне уже надоела эта беседа с тобой.

и что характерно, на момент выхода был быстрее эльбруса в generic задачах типа компиляции/интерпретации скриптов/прочем :)

Ты мне напоминаешь тех, кто сравнивая производительность JVM на Эльбрусе, выставляет однозначный вердикт. Не принимая во внимание тот факт, что под x86 JVM разрабатывается уже 20 лет всем миром, а под Эльбрус парой студентов 3 года.

а вот армы - таки заинтересовали не смотря на отсутствие х86-совместимости.

И самое интересное, что он никак не претендует на те ниши, на которые претендовал Itanium. Но ты продолжаешь сравнивать разные вещи.

Что это за глупость? Доступ к памяти 2 операнда в такт! К регистрам 8 (в нашем абстрактном процессоре). Работая с регистрами можно выполнить в 4 раза больше работы, чем с работой с памятью. Это же основы. RF - это очень быстрая память с большим кол-вом портов доступа.

сделать 1кб «л0» кеша с большим кол-вом портов доступа (скажем, на участок памяти на который ссылается некий регистр по аналогии со стеком, или даже указатель стека) - и, о чудо, прирост на ЯВУ окажется куда больше, чем от использования 100500 регистров.

Перед вызовом процедуры нужно сохранять то, что может измениться во время работы процедуры

если у процессора всего 3-4 регистра на все про все - то да, ничего кроме них измениться не может :)

посмотрите архитектуру STM8. очень продуманная.

сделать 1кб «л0» кеша с большим кол-вом портов доступа (скажем, на участок памяти на который ссылается некий регистр по аналогии со стеком, или даже указатель стека) - и, о чудо, прирост на ЯВУ окажется куда больше, чем от использования 100500 регистров.

Поздравляю, ты изобрёл регистровый файл!

если у процессора всего 3-4 регистра на все про все - то да, ничего кроме них измениться не может :)

А теперь посчитай на таком процессоре задачу, у которой состояние измеряется в 80 слов.

Ты мне напоминаешь тех, кто сравнивая производительность JVM на Эльбрусе, выставляет однозначный вердикт. Не принимая во внимание тот факт, что под x86 JVM разрабатывается уже 20 лет всем миром, а под Эльбрус парой студентов 3 года.

а разве мы о JVM говорим? мы же говорим об обычном коде - компилятор там, офис и т.п., который собран нативным же эльбрусовским компилятором. так вот, эльбрус 2с (2008 год, да) сливался нано. при этом был горячим как калорифер.

или вы таки хотите сказать, что эльбрус - ни разу не ЦП, а обычный тупой DSP с некоторыми рюшками, позволяющими на нем запустить линукс (ну как тот же blackfin)? тогда чего его с интелами равняют, а не с теми же C66x? :)

И самое интересное, что он никак не претендует на те ниши, на которые претендовал Itanium. Но ты продолжаешь сравнивать разные вещи.

ну-ну, поднапрягитесь и подумайте - почему итаник не может претендовать на те ниши, которые вполне себе готовится занять производительный ARM.

Восемь - это портов исполнения, алк всего 4 плюс всякая отдельная сбоку прикрученная хреновина (вот например схема AMD ZEN):

https://cms-images.idgesg.net/images/article/2016/08/amd1-100677527-orig.png
http://cdn.wccftech.com/wp-content/uploads/2015/04/zen.jpg

целочисленная арифметика висит на алк, load/store делает какая то отдельная хреновина, FP - вообще отдельное устройство с отдельными регистрами.

Как видно (на примере эльбруса ) у VLIW процессоров устройства более универсальны, так что если vliw и dsp то такой большой и мощный dsp под универсальные задачи.

Хочу

Мне глубоко плевать на тебя, твои хотелки и мнение.

А теперь посчитай на таком процессоре задачу, у которой состояние измеряется в 80 слов.

прекрасно считается. потому что быстрая память/быстрый кеш куда лучше 100500 регистров.

а вам предлагаю посчитать задачу из 200 слов на процессоре с 80 регистрами. да не одну задачу, а штук 10 параллельно таких, с переключением между ними каждые 5 мс.

смешались в кучу кони, люди...

ALC и ALU - внезапно, две совершенно разных вещи. первое - канал исполнения (выход декодера), второе - арифметико-логическое устройство.

а еще есть AGU (та самая отдельная хрень, которая делает load/store). в кол-ве 3 штук полноценных + 1 кастрированной у хасвелла.

на эльбрусе - по вашим же картинкам 8 ALU, 9/12 FP блоков, 7 AGU (если не ошибся в расшифровке таблички) + кучка вспомогательного, при этом до 23 операций может выполняться за такт (похоже ALU+FPU как-то завязаны). о чем и написано в табличке...

прекрасно считается. потому что быстрая память/быстрый кеш куда лучше 100500 регистров.

Нет слов... Не может быть быстрой памяти. точнее может быть, но это будет размер регистрового файла. Чем больше размер памяти, тем меньше тактовая частота. В начале, когда процессоры были большими шкафами, это не было проблемой. Но когда тактовая частота начала расти, для обеспечения голодных ALU была организованна быстрая память, назвали её регистровый файл. Обращение к ней происходит до границ слова, а нет как в память, до границ байта. Сделано это для сглаживания разницы в скорости работы этих компонентов. Если ты делаешь процессор, для музыкальной открытки, тебе не нужны регистры. Но если ты собрался в высокую производительность, то без него не получиться.

или вы таки хотите сказать, что эльбрус - ни разу не ЦП, а обычный тупой DSP с некоторыми рюшками, позволяющими на нем запустить линукс (ну как тот же blackfin)? тогда чего его с интелами равняют, а не с теми же C66x? :)

Я ничего не пытаюсь сказать, в отличии от. Мне не нравиться когда развивается нездоровая дискуссия, в которой основные аргументы высосаны из пальца.

кто мешает этот «регистровый файл» маппить на память, получив т.о. переключение контекста за адекватное время (не 500+ тактов как на х86), и использовать опять-таки выравнивание по границе слова в командах?

кто мешает этот «регистровый файл» маппить на память, получив т.о. переключение контекста за адекватное время (не 500+ тактов как на х86), и использовать опять-таки выравнивание по границе слова в командах?

В этом нет смысла, так как при любом раскладе тебе необходимо загружать/выгружать эти регистры из памяти. Но если ты собрался переключать контекст, допустим, каждые пару мк, то да, это будет очень полезно.

ну да, спор получается где-то таким:

"- нафига пилить окаменелое ни с чем не совместимое гуано родом из 80х, почему не сделать нормальный современный проц?

- для этого надо 100500 денег и вообще быть интелом!

- но у via не было 100500 денег, а современный проц таки осилили?

- ну и что, все равно процов via нигде сейчас нет!

- но они все равно быстрее эльбрусов получились?

- ой, всё!"

в этом есть смысл, т.к. загружаются-выгружаются в фоне, для этого не нужно 100500 строк кода на входе-выходе из функций, переключение контекста происходит мгновенно (актуально для реалтайма), и т.п., + размер этого «кеша стека» можно абсолютно прозрачно для софта увеличивать...

С моей стороны это выглядит так.

• ты: Эльбрус плохой! Слишком много устройств!
• я: У него нет столько устройств, ты не то считаешь.
• ты: Но он всё равно плохой, я так сказал, он слишком сложный!
• я: Посмотри на Skylake, SPARC T5, они гораздо сложнее.
• ты: Эльбрус плохой! Itanium не взлетел!
• я: В Itanium другой принцип работы, к тому же Intel сами отстрелили себе ногу.
• ты: VLIW сложный! AMD отказал в своих видеокартах!
• я: В GPU совсем другой принцип работы, разница куда больше чем с Itanium.
• и тут понеслась.

Прям, как свежий Лёня: :)

— Специально для наших военных и всего за 99990 рублей представлен новый, особый фотоаппарат, который позволит эффективно вести разведывательную деятельность.
— Хм. Очень похоже на мыльницу...
— Вы ничего не понимаете! Во-первых, мы создали отечественную элементную базу, возродили славные традиции ФЭДа; во-вторых — теперь наши разведчики могут не бояться, что их снимки утекут на западные сервера...
— Действительно не утекут, ведь эта мыльница снимает на пленку! Но почему вы утверждаете, что это военный фотоаппарат для специальных задач? На сайте производителя ничего об этом не сказано; напротив, они с гордостью предлагаю купить свою мыльницу всем желающим...
— Это все неважно! Главное, что теперь в нашей стране снова есть фотоаппаратостроение, и элементная база для него; а то, что мыльница устаревшая — неважно, через пару лет догонят!
— Знаете, ну вот затвор, и правда, российский, но объектив немецкий, корпус японский и инструкция, почему-то, на английском. Вы точно уверены, что без собственного фотоаппаратостроения Россия не будет великой снова?
— Ааааааа либерал нацпредатель пятая колонна!!!!11111

этого не нужно 100500 строк кода на входе-выходе из функций

Но это нужно в железе.

размер этого «кеша стека» можно абсолютно прозрачно для софта увеличивать...

Это уже другая проблема. Связано с ISA. как ты будешь адресовать возросший размер? Будешь использовать большие адреса операндов? И сколько будет занимать твой инструкция? 8 байт? 16 байт? То, что ты наблюдаешь, это многочасовые усилия инженеров со всеми мира.

Но это нужно в железе.

и в чем проблема? кеши-то есть, работают точно так же...

Это уже другая проблема. Связано с ISA. как ты будешь адресовать возросший размер?

[SP+xxxh] к примеру, которые и сейчас реализованы. в чем проблема? и эти же обращения кешировать в «файл регистров» бывший...

То, что ты наблюдаешь, это многочасовые усилия инженеров со всеми мира.

х86 пора бы уже давно закопать. устарело и обросло костылями. но - совместимость с кучей проприетарщины...

Я не защищаю Эльбрус, я пытаюсь вразумить человека, чтобы он ознакомился с темой обсуждения. Изначальный посыл был указать на невежество, в надежде на то, что человек поймёт свою ошибку, ознакомится, выскажет объективную критику. Я только за это, но он продолжает вилять из стороны в сторону.

есть у него столько устройств, есть.

https://imgur.com/a/vTn6E - тут, по-вашему, МЦСТ врет в табличке «пиковая производительность» (2-й слайд)? или зачем вы ALC приплетаете к исполнительным устройствам? :)

и в чем проблема? кеши-то есть, работают точно так же...

Если организовчвать как в кеше, большой производительности не получить. Будет небольшое кол-во портов по чтению, или же прийдёт сильно усложнять схему, что скажется на тактовой частоте, тепловыделении. Регистровый файл потому такой дубовый, что это просто и эффективно в железе.

[SP+xxxh] к примеру, которые и сейчас реализованы. в чем проблема? и эти же обращения кешировать в «файл регистров» бывший...

Надо сравнивать теги на каждом обращении, то есть возникает задержка в 1 такт на доступ к регистру, то есть арифметико-логическая операция будет выполнять на 1 такт дольше, что негативно скажется на последовательно-зависимом коде (в два раза хуже).

х86 пора бы уже давно закопать. устарело и обросло костылями. но - совместимость с кучей проприетарщины..

Ну хоть в чём то мы сходимся во мнении.

есть у него столько устройств, есть.

https://imgur.com/a/vTn6E - тут, по-вашему, МЦСТ врет в табличке «пиковая производительность» (2-й слайд)? или зачем вы ALC приплетаете к исполнительным устройствам? :)

Уже в который раз повторяю, исполнительное устройство != операция. Там же на скрине показано, что операции. К примеру ALC выполняет 2 операции.

Можно запускать операцию параллельно с проверкой тега, то тогда нужен механизм по перезапуску операции, т. к. в зависимости от проверки тега, результат может быть невалидным.

канал исполнения != исполнительное устройство же...

для вас FPU блок хасвелла к примеру - это исполнительное устройство или нет? или для вас исполнительное устройство - канал декодера? :)

Тогда тем более победа, товарищи! Перемога переходящая в зраду - такого от нас ещё никто не ожидал =) А где можно глянуть на обсуждение? Мне просто для себя, чтобы наконец уже поставить точку в этом вопросе.

А то что не сообщение от МЦСТ ( или как он там ?) так просто прорыв мирового масштаба.

канал исполнения != исполнительное устройство же...

Правильно. ALC - т.к. сказать канал исполнения.

для вас FPU блок хасвелла к примеру - это исполнительное устройство или нет? или для вас исполнительное устройство - канал декодера? :)

Ты считал исполняемые операции в Эльбрусе, а сравнивал их с портами исполнения в Intel.

В данной схеме образовалась проблема. Некорректная операция может пойти по байпасу, надо либо перезапускать все зависимые операции, либо приостанавливать конвейер при промахе.

Об этом и речь.

Вы не только незнакомы с предметом обсуждения, но и комментарии не читаете. Надоедает повторять одни и теже ответы по кругу.

Был такой эксперимент у МЦСТ - впилили сторонний DSP в кристалл. Проверили в итоге получился отстой. Выпилили обратно.

Было несколько видео вот этого чувака

https://www.youtube.com/watch?v=gCqb65_Sz_I

Снимал на тапок. Но в одном из них он обмолвился что аттестат идет в комплекте. Да и никакого смысла не прикладывать бумажку нет. По сути, это единственный весомый аргумент в сторону закупки отечественного компа.

Зачем тогда спрашиваешь что мне надо?